Ferroelectric memory device and method of fabricating the same

본 발명의 일 관점에 의한 강유전체 메모리 소자 는, 기판과, 상기 기판 상에 복수의 수평홀들을 각각 사이에 두고 적층되며 적어도 하나의 수직 홀이 형성된 복수의 층간 절연층들과, 상기 적어도 하나의 수직 홀 내벽 상에 상기 복수의 수평홀들 부분에서 상기 적어도 하나의 수직 홀의 중심 방향으로 리세스 부분을 갖도록 형성된 반도체 채널층과, 상기 적어도 하나의 수직 홀 내부를 채우는 매립 절연층과, 상기 복수의 수평 홀들을 통해서 상기 반도체 채널층의 상기 리세스 부분 상에 형성된 게이트 절연층과, 상기 복수의 수평 홀들을 통해서 상...

Full description

Saved in:
Bibliographic Details
Main Authors LEE KI TAE, CHOI RI NO, KWON DAE WOONG
Format Patent
LanguageEnglish
Korean
Published 07.03.2023
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:본 발명의 일 관점에 의한 강유전체 메모리 소자 는, 기판과, 상기 기판 상에 복수의 수평홀들을 각각 사이에 두고 적층되며 적어도 하나의 수직 홀이 형성된 복수의 층간 절연층들과, 상기 적어도 하나의 수직 홀 내벽 상에 상기 복수의 수평홀들 부분에서 상기 적어도 하나의 수직 홀의 중심 방향으로 리세스 부분을 갖도록 형성된 반도체 채널층과, 상기 적어도 하나의 수직 홀 내부를 채우는 매립 절연층과, 상기 복수의 수평 홀들을 통해서 상기 반도체 채널층의 상기 리세스 부분 상에 형성된 게이트 절연층과, 상기 복수의 수평 홀들을 통해서 상기 반도체 채널층의 상기 리세스 부분의 상기 게이트 절연층 상에 형성된 내부 전극층과, 상기 복수의 수평 홀들의 내벽 및 상기 내부 전극층 상에 형성된 강유전체층과, 상기 복수의 수평 홀들을 통해서, 상기 강유전체층 상에 형성된 북수의 게이트 전극층들을 포함한다.
Bibliography:Application Number: KR20210114033