FULLY SELF ALIGNED VIA INTEGRATION PROCESSES

A method for manufacturing fully self-aligned vias comprises: a step of performing a first deposition process; a step of forming a second dielectric layer; a step of performing a first chemical mechanical polishing (CMP) process; a step of performing a selective removal plasma process for forming se...

Full description

Saved in:
Bibliographic Details
Main Author DAI XINTUO
Format Patent
LanguageEnglish
Korean
Published 06.03.2023
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:A method for manufacturing fully self-aligned vias comprises: a step of performing a first deposition process; a step of forming a second dielectric layer; a step of performing a first chemical mechanical polishing (CMP) process; a step of performing a selective removal plasma process for forming second vias; a step of performing a second deposition process for depositing an etch stop layer on the second vias; a step of performing a third deposition process; a step of forming a third dielectric layer; a step of performing a second CMP process; a step of performing a first lithography and etching process for forming third vias on the third dielectric layer; a step of performing a fourth deposition process for forming a second metal layer on the third vias; a step of performing a fourth CMP process; a step of performing a fifth deposition process for forming a third metal layer on of a third metal; a step of performing a sixth deposition process for forming a second hardmask; a step of performing a second lithography and etching process; a step of performing overetching (hardmask); a step of performing a seventh deposition process; a step of forming a fourth dielectric layer; and a step of performing a fifth CMP process. 완전히 자가 정렬된 비아들(vias)을 제조하는 방법은 제1 증착 공정을 수행하는 단계, 제2 유전체 층을 형성하는 단계, 제1 화학 기계적 연마(CMP) 공정을 수행하는 단계, 제2 비아들을 형성하기 위해 선택적 제거 플라즈마(plasma) 공정을 수행하는 단계, 제2 비아들에 에칭 정지 층(etch stop layer)을 증착하기 위해 제2 증착 공정을 수행하는 단계, 제3 증착 공정을 수행하는 단계, 제3 유전체 층을 형성하는 단계, 제2 CMP 공정을 수행하는 단계, 제3 유전체 층에 제3 비아들을 형성하기 위해 제1 리소그래피(lithography) 및 에칭 공정을 수행하는 단계, 제3 비아들에 제2 금속 층을 형성하기 위해 제4 증착 공정을 수행하는 단계, 제4 CMP 공정을 수행하는 단계, 제3 금속의 제3 금속 층을 형성하기 위해 제5 증착 공정을 수행하는 단계, 제2 하드 마스크(hardmask)를 형성하기 위해 제6 증착 공정을 수행하는 단계, 제2 리소그래피 및 에칭 공정을 수행하는 단계, 오버 에칭(hardmask)을 수행하는 단계, 제7 증착 공정을 수행하는 단계, 제4 유전체 층을 형성하는 단계, 제5 CMP 공정을 수행하는 단계를 포함한다.
Bibliography:Application Number: KR20220104759