SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME

• Main Authors: KANG UN BYOUNG, PARK JONGHO, FUJISAKI ATSUSHI, YUN HYOJIN, PARK SECHUL, CHOI JU IL
• Format: Patent
• Language: English; Korean
• Published: 20.02.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Provided is a semiconductor package, comprising: a substrate including a plurality of bias; a chip stack on the substrate, including semiconductor chips successively stacked on the substrate; and non-conductive layers arranged between the substrate and the chip stack and adjacent to each other. Each of the non-conductive layers has an extension unit protruding from side surfaces of the semiconductor chips toward the outer side of the side surfaces. Those arranged farther from the substrate among the non-conductive layers can have a shorter distance of the extension unit protruding from the side surfaces of the semiconductor chips. Therefore, a semiconductor with an improved structural stability can be provided. 복수의 비아들을 포함하는 기판, 상기 기판 상의 칩 스택, 상기 칩 스택은 상기 기판 상에 순차적으로 적층되는 반도체 칩들을 포함하고, 및 상기 기판과 상기 칩 스택 사이 및 서로 인접한 상기 반도체 칩들 사이에 각각 배치되는 비전도성층들을 포함하는 반도체 패키지를 제공하되, 상기 비전도성층들 각각은 상기 반도체 칩들의 측면들로부터 상기 측면들의 바깥 방향을 향해 돌출되는 확장부를 갖고, 상기 비전도성층들 중 상기 기판으로부터 멀리 배치되는 것일수록 상기 확장부가 상기반도체 칩들의 상기 측면들로부터 돌출되는 거리가 작을 수 있다.