디스플레이 패널 제어 회로 및 디스플레이 장치

본 발명은 디스플레이 패널(2)의 제어 회로(10) 및 디스플레이 장치(1)를 개시하며, 해당 디스플레이 패널의 제어 회로(10)는 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호를 수신하는 데 사용되며, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라, 상기 제1 클럭 신호에 대한 위상변위를 통해 획득한 제2 클럭 신호를 게이트 구동 회로(20)로 출력하여, 클럭 신호의 위상변위를 구현하여 단일 클럭 신호의 부하를 감소시키고, 디스플레이 패널(2)에 있는 클럭 발생기의 수량을 줄여주고, 디스플레이 패널(2)의 생산 원가...

Full description

Saved in:
Bibliographic Details
Main Authors KANG BAOHONG, SHEN TINGTING
Format Patent
LanguageKorean
Published 07.02.2023
Subjects
ADVERTISING
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICESUSING STATIC MEANS TO PRESENT VARIABLE INFORMATION
CRYPTOGRAPHY
DISPLAY
EDUCATION
PHYSICS
SEALS
Online AccessGet full text

Cover

More Information
Summary:본 발명은 디스플레이 패널(2)의 제어 회로(10) 및 디스플레이 장치(1)를 개시하며, 해당 디스플레이 패널의 제어 회로(10)는 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호를 수신하는 데 사용되며, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라, 상기 제1 클럭 신호에 대한 위상변위를 통해 획득한 제2 클럭 신호를 게이트 구동 회로(20)로 출력하여, 클럭 신호의 위상변위를 구현하여 단일 클럭 신호의 부하를 감소시키고, 디스플레이 패널(2)에 있는 클럭 발생기의 수량을 줄여주고, 디스플레이 패널(2)의 생산 원가를 줄일 수 있다. The present application discloses a control circuit (10) of a display panel (2), and a display device (1). The control circuit (10) of a display panel is configured to receive a first clock signal, a first level signal and a second level signal, phase-shift the first clock signal to obtain a second clock signal according to the first level signal and the second level signal, and output the second clock signal to a gate drive circuit (20). The clock signal is phase-shifted to reduce the load of a single clock signal and minimize the number of clock generators in the display panel (2), thereby reducing the production cost of the display panel (2).
Bibliography:Application Number: KR20227042045