2 - TWO-DIMENSION SELF-ALIGNED SCHEME WITH SUBTRACTIVE METAL ETCH

• Main Authors: LANG CHI L, HWANG HO YUNG, LIN YUNG CHEN
• Format: Patent
• Language: English; Korean
• Published: 07.02.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Provided are methods for forming a layer stack during a back-end-of-line process and a layer stack formed therefrom. In one or more embodiments, the method uses a two-dimensional self-aligned scheme using a subtractive metal etching. The method comprises a step of using a hard mask to form a via with a small width which is formed through each of a first metal layer and a second metal layer or in contact with each of the first metal layer and the second metal layer. The via is filled by a metal gap fill and connects the first metal layer to the second metal layer. Each of the first metal layer and the second metal layer is patterned to form multiple features. BEOL(back-end-of-line) 프로세스 흐름 동안 층 스택을 형성하기 위한 방법들 및 이로부터 형성되는 층 스택이 제공된다. 하나 이상의 실시예들에서, 이 방법은 서브트랙티브 금속 에칭(subtractive metal etch)을 이용한 2차원(2D) 자기-정렬 방식을 사용한다. 이 방법은 하드 마스크를 사용하여, 제1 금속 층 및 제2 금속 층 각각을 통해 형성되거나 또는 제1 금속 층 및 제2 금속 층 각각에 접촉하는, 작은 폭을 갖는 비아(via)를 형성하는 단계를 포함한다. 비아는 금속 갭 충전(gapfill)으로 충전되어, 제1 금속 층과 제2 금속 층을 연결한다. 제1 금속 층 및 제2 금속 층 각각은 복수의 피처들(features)을 형성하도록 패터닝된다.