MEMORY DEVICE MEMORY SYSTEM HAVING THE SAME AND OPERATING METHOD THEREOF

• Main Authors: YOO CHANG SIK, SUNG YOO CHANG, CHOI JAE MIN, JEONG JAE WOO, KIM YONG HUN
• Format: Patent
• Language: English; Korean
• Published: 06.02.2023
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

A memory device of the present invention includes a first rank having first memory banks and a first quad skew control circuit, and a second rank having second memory banks and a second quad skew control circuit. Each of the first quad skew control circuit and the second quad skew control circuit may receive a 4-phase clock through first channels, detect an inner quad skew of the 4-phase clock, correct the skew of the 4-phase clock according to the detected quad skew, and output mode register information corresponding to the detected quad skew through a second channel. 본 발명의 메모리 장치는, 제 1 메모리 뱅크들 및 제 1 쿼드 스큐 조절회로를 갖는 제 1 랭크, 및 제 2 메모리 뱅크들 및 제 2 쿼드 스큐 조절회로를 갖는 제 2 랭크를 포함하고, 상기 제 1 쿼드 스큐 조절회로 및 상기 제 2 쿼드 스큐 조절회로의 각각은, 제 1 채널들을 통하여 4-위상 클록을 수신하고, 상기 4-위상 클록의 내부 쿼드 스큐를 검출하고, 상기 검출된 쿼드 스큐에 따라 상기 4-위상 클록의 스큐를 보정하고, 제 2 채널을 통하여 상기 검출된 쿼드 스큐에 대응하는 모드 레지스터 정보를 출력하는 것을 특징으로 한다.