Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures

• Main Authors: RAISANEN PETRI, GIVENS MICHAEL EUGENE
• Format: Patent
• Language: English; Korean
• Published: 03.02.2023
• Subjects: BASIC ELECTRIC ELEMENTS; CHEMICAL SURFACE TREATMENT; CHEMISTRY; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATIONOR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY IONIMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; COATING MATERIAL WITH METALLIC MATERIAL; COATING METALLIC MATERIAL; DIFFUSION TREATMENT OF METALLIC MATERIAL; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION INGENERAL; METALLURGY; SEMICONDUCTOR DEVICES; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THESURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION

Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures are provided. In some embodiments, methods may include the steps of: allowing a substrate to be in contact with a first vapor phase reactant comprising a transition metal precursor; and allowing the substrate to be in contact with a second vapor phase reactant comprising an alkyl-hydrazine precursor. In some embodiments, related semiconductor device structures may include a PMOS transistor gate structure, the PMOS transistor gate structure including a transition metal nitride film and a gate dielectric between the transition nitride film and a semiconductor body. The transition metal nitride film includes a predominant (200) crystallographic orientation. 원자층 퇴적법에 의해 기판 상에 전이 금속 질화물 막을 형성하기 위한 방법들 및 관련 반도체 소자 구조물들이 제공된다. 일부 실시예들에서, 방법들은 상기 기판을 전이 금속 전구체를 포함하는 제1 기상 반응물과 접촉시키는 단계 및 상기 기판을 알킬-히드라진(alkyl-hydrazine) 전구체를 포함하는 제2 기상 반응물과 접촉시키는 단계를 포함할 수 있다. 일부 실시예들에서, 관련된 반도체 소자 구조물들은 PMOS 트랜지스터 게이트 구조물을 포함할 수 있고, 상기 PMOS 트랜지스터 게이트 구조물은 전이 금속 질화물 막과, 상기 전이 금속 질화물 막과 반도체 바디 사이에 배치되는 게이트 유전체를 포함할 수 있다. 상기 전이 금속 질화물 막은 지배적인 (200) 결정학적 배향을 포함한다.