Semiconductor device and method for manufacturing the same
The present invention relates to a semiconductor device and a method for manufacturing the same. More specifically, the semiconductor device comprises: a FEOL layer, which includes a plurality of individual devices, on a substrate; and first, second, and third metal layers sequentially stacked on th...
Saved in:
Main Authors | , , |
---|---|
Format | Patent |
Language | English Korean |
Published |
03.02.2023
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | The present invention relates to a semiconductor device and a method for manufacturing the same. More specifically, the semiconductor device comprises: a FEOL layer, which includes a plurality of individual devices, on a substrate; and first, second, and third metal layers sequentially stacked on the FEOL layer. The second metal layer includes an interlayer insulating layer and a wiring in the interlayer insulating layer. The wiring includes a lower via portion electrically connected to the first metal layer, an upper via portion electrically connected to the third metal layer, and a line portion between the lower via portion and the upper via portion. A line width of an upper portion of the wiring gradually decreases in a vertical direction away from the substrate, and a line width of a lower portion of the wiring gradually increases in a vertical direction away from the substrate. According to the present invention, a semiconductor device with improved reliability and electrical characteristics can be provided.
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는, 기판 상의 복수의 개별 소자들을 포함하는 FEOL 층; 및 상기 FEOL 층 상에 순차적으로 적층된 제1 금속 층, 제2 금속 층 및 제3 금속 층을 포함한다. 상기 제2 금속 층은, 층간 절연막 및 상기 층간 절연막 내의 배선을 포함하고, 상기 배선은: 상기 제1 금속 층과 전기적으로 연결되는 하부 비아부; 상기 제3 금속 층과 전기적으로 연결되는 상부 비아부; 및 상기 하부 비아부와 상기 상부 비아부 사이의 라인부를 포함한다. 상기 배선의 상부의 선폭은, 상기 기판으로부터 멀어지는 수직한 방향으로 갈수록 점진적으로 감소하고, 상기 배선의 하부의 선폭은, 상기 기판으로부터 멀어지는 수직한 방향으로 갈수록 점진적으로 증가한다. |
---|---|
Bibliography: | Application Number: KR20210097640 |