SEMICONDUCTOR DEVICE AND DATA STORAGE SYSTEM INCLUDING THE SAME

• Main Authors: WOO DONG SUNG, KANG TAE WON, LEE TAE GON, HWANG SUNG MIN, SHIM JAE JOO, PARK BONG TAE
• Format: Patent
• Language: English; Korean
• Published: 31.01.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention relates to a semiconductor device and a data storage system. The semiconductor device, according to the present invention, comprises: a substrate structure; a stack structure; a vertical memory structure; a vertical dummy structure; and an upper separation pattern. According to the present invention, the reliability and durability of the semiconductor device can be improved. 반도체 장치 및 이를 포함하는 데이터 저장 시스템을 제공한다. 이 반도체 장치는 기판 구조물; 상기 기판 구조물과 중첩하고, 상기 기판 구조물의 상부면과 수직한 수직 방향으로 교대로 반복적으로 적층되는 층간 절연 층들 및 게이트 전극들을 포함하는 적층 구조물; 상기 수직 방향으로 상기 적층 구조물을 관통하는 수직 메모리 구조물; 상기 수직 방향으로 상기 적층 구조물을 관통하는 수직 더미 구조물; 및 상기 기판 구조물의 상기 상부면과 평행한 제1 방향으로 연장되고, 상기 수직 더미 구조물을 가로지르는 제1 부분 및 상기 제1 부분으로부터 연장되어 상기 적층 구조물의 일부를 관통하는 제2 부분을 포함하는 상부 분리 패턴을 포함한다. 상기 상부 분리 패턴의 상기 제2 부분은 상기 게이트 전극들 중 복수의 상부 게이트 전극들을 관통하고, 상기 수직 메모리 구조물은 절연성 영역, 상기 절연성 영역의 측면 상의 채널 층, 상기 채널 층의 외측면 상의 제1 유전체 층, 상기 제1 유전체 층의 외측면 상의 정보 저장 층, 상기 정보 저장 층의 외측면 상의 제2 유전체 층 및 상기 절연성 영역 상의 패드 패턴을 포함하고, 상기 수직 더미 구조물은 더미 절연성 영역, 상기 더미 절연성 영역 측면 상의 더미 채널 층, 상기 더미 채널 층의 외측면 상의 제1 더미 유전체 층, 상기 제1 더미 유전체 층의 외측면 상의 더미 정보 저장 층, 상기 더미 정보 저장 층의 외측면 상의 제2 더미 유전체 층 및 상기 더미 절연성 영역 상의 더미 패드 패턴을 포함하고, 상기 상부 분리 패턴의 하단 보다 높은 제1 높이 레벨에서 평면으로 보았을 때, 상기 더미 채널 층은 상기 더미 정보 저장 층과 마주보는 영역에서 서로 다른 두께를 갖는 제1 더미 채널 영역 및 제2 더미 채널 영역을 포함한다.