Semiconductor device
Provided is a semiconductor element. The semiconductor element comprises: a substrate; a gate structure on the substrate; a first spacer on the side surface of the gate structure; a second spacer on the side surface of the first spacer; a source/drain contact spaced apart from the gate structure in...
Saved in:
Main Authors | , , , , |
---|---|
Format | Patent |
Language | English Korean |
Published |
30.12.2022
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | Provided is a semiconductor element. The semiconductor element comprises: a substrate; a gate structure on the substrate; a first spacer on the side surface of the gate structure; a second spacer on the side surface of the first spacer; a source/drain contact spaced apart from the gate structure in a horizontal direction, and extended from the substrate in a vertical direction which is perpendicular to the horizontal direction; and a source/drain area within the portion of the substrate under the source/drain contact. At a first level, the thickness of the second spacer in the horizontal direction is smaller than the thickness of the second spacer in the horizontal direction at a second level, which is higher than the first level. At the second level, the thickness of the second spacer in the horizontal direction may be greater than the thickness of the second spacer in the horizontal direction in a third level, which is higher than the second level. Therefore, high operation speed may be provided.
반도체 소자가 제공된다. 이 반도체 소자는 기판, 상기 기판 상의 게이트 구조체, 상기 게이트 구조체의 측면 상의 제1 스페이서, 상기 제1 스페이서의 측면 상의 제2 스페이서, 상기 게이트 구조체로부터 수평 방향으로 이격되며, 상기 기판으로부터 상기 수평 방향에 수직한 수직 방향으로 연장되는 소스/드레인 컨택, 및 상기 소스/드레인 컨택 아래의 기판의 부분 내의 소스/드레인 영역을 포함하고, 제1 레벨에서 상기 제2 스페이서의 상기 수평 방향으로의 두께는 상기 제1 레벨보다 높은 제2 레벨에서 상기 제2 스페이서의 상기 수평 방향으로의 두께보다 작고, 상게 제2 레벨에서 상기 제2 스페이서의 상기 수평 방향으로의 상기 두께는 상기 제2 레벨보다 높은 제3 레벨에서 상기 제2 스페이서의 상기 수평 방향으로의 두께보다 클 수 있다. |
---|---|
Bibliography: | Application Number: KR20210081826 |