Semiconductor device

• Main Authors: CHO KEUN HWI, KANG MYUNG GIL, PARK BEOMJIN, KIM DONGWON
• Format: Patent
• Language: English; Korean
• Published: 22.12.2022
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

According to the concept of the present invention, a semiconductor device comprises: a first active pattern on a substrate; a pair of first source/drain patterns on the first active pattern and a first channel pattern therebetween, wherein the first channel pattern includes first semiconductor patterns stacked and spaced apart from each other; a gate electrode on the first channel pattern; a first gate cutting pattern adjacent to the first channel pattern and penetrating the gate electrode; and a first spacer pattern provided between the first gate cutting pattern and the first channel pattern. The first spacer pattern comprises: a first residual pattern adjacent to an outermost sidewall of at least one of the first semiconductor patterns; and a second residual pattern on the first residual pattern, wherein the second residual pattern may be spaced apart from the first gate cutting pattern. The semiconductor device has improved operating speed and electrical characteristics by reducing parasitic capacitance between a gate electrode and an active contact. 본 발명의 개념에 따른, 반도체 소자는, 기판 상의 제1 활성 패턴; 상기 제1 활성 패턴 상의 한 쌍의 제1 소스/드레인 패턴들 및 이들 사이의 제1 채널 패턴, 상기 제1 채널 패턴은 서로 이격되어 적층된 제1 반도체 패턴들을 포함하고; 상기 제1 채널 패턴 상의 게이트 전극; 상기 제1 채널 패턴에 인접하여 상기 게이트 전극을 관통하는 제1 게이트 커팅 패턴; 및 상기 제1 게이트 커팅 패턴과 상기 제1 채널 패턴 사이에 제공되는 제1 스페이서 패턴을 포함하되, 상기 제1 스페이서 패턴은: 상기 제1 반도체 패턴들 중 적어도 어느 하나의 최외곽 측벽에 인접한 제1 잔류 패턴; 및 상기 제1 잔류 패턴 상의 제2 잔류 패턴을 포함하되, 상기 제2 잔류 패턴은 상기 제1 게이트 커팅 패턴으로부터 이격될 수 있다.