메모리의 형성 방법 및 메모리

• Main Authors: ZHANG LINTAO, KWON THOMAS JONGWAN, ZHANG LINGGUO, ZHOU XIANGUI, LIU XU
• Format: Patent
• Language: Korean
• Published: 09.12.2022
• Subjects: ELECTRICITY; INFORMATION STORAGE; PHYSICS; STATIC STORES

메모리의 형성 방법 및 메모리를 제공한다. 기판(100)을 제공하되, 기판(100)에는 적어도 워드 라인 구조(102), 활성화 영역(101) 및 기판(100) 탑부 표면에 위치하는 하부 유전체층(110)과 비트라인 접촉층(121)이 포함되고, 하부 유전체층(110)에는 비트라인 접촉 개구(111)가 구비되며, 비트라인 접촉 개구(111)는 기판(100) 중의 활성화 영역(101)을 노출시키고, 비트라인 접촉층(121)은 하부 유전체층(110)을 커버하고 비트라인 접촉 개구(111)를 충진하며; 일부 비트라인 접촉층(121)을 에칭하여, 상이한 높이의 비트라인 접촉층(121)을 형성하고; 전도층(140)을 형성하되, 워드 라인 구조(102)가 연장된 방향에 수직되는 방향에서, 전도층(140) 탑부 표면은 상이한 높이에 위치하고, 워드 라인 구조(102)가 연장되는 방향에서, 상기 전도층(140) 탑부 표면은 상이한 높이에 위치하며; 상부 유전체층(150)을 형성하고; 에칭하여 분립된 비트라인 구조(200)를 형성한다. A method for forming a memory and a memory are provided. According to the method, a substrate (100) in which substrate (100) at least word line structures (102) and active regions (101) are included, as well as a bottom dielectric layer (110) and bit line contact layers (121) that are on a top surface of the substrate (100), is provided, the bit line contact openings (111) being provided in the bottom dielectric layer (110), the bit line contact openings (111) exposing the active regions (101) in the substrate (100), and the bit line contact layers (121) covering the bottom dielectric layer (110) and filling the bit line contact openings (111); part of the bit line contact layers (121) are etched to form bit line contact layers (121) at different heights; conducting layers (140) are formed, top surfaces of the conducting layers (140) being at different heights in a direction perpendicular to an extension direction of the word line structure (102), and the top surfaces of the conducting layers (140) being at different heights in the extension direction of the word line structure (102); top dielectric layers (150) are formed; and etching is performed to form separate bit line structures (200).