SEMI-DAMASCENE STRUCTURE WITH HARDMASK LAYER AND SEMICONDUCTOR DEVICE INCUDING THE SAME

• Main Authors: BAE TAE YONG, SEO HOON SEOK, LEE EUI BOK
• Format: Patent
• Language: English; Korean
• Published: 29.11.2022
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention relates to a method of manufacturing method of a semi-damascene structure of a semiconductor device, comprising the steps of: forming a first intermetal dielectric layer; forming a first hard mask layer and at least one first photoresist pattern on the first intermetal dielectric layer; forming at least one via hole penetrating the first hard mask layer and the first intermetal dielectric layer by using the first photoresist pattern; removing the first photoresist pattern; forming a metal structure filling the at least one via hole and extending on the first hard mask layer; patterning the metal structure to form at least one first trench penetrating at least the metal structure in a part of the metal structure extending on the first hard mask layer; and filling the first trench with a second intermetal dielectric layer. 본 발명의 기술적 사상은 제1 금속간 유전체층을 형성하는 단계; 상기 제1 금속간 유전체층 상에, 제1 하드마스크층 및 적어도 하나의 제1 포토레지스트 패턴을 형성하는 단계; 상기 제1 포토레지스트 패턴을 이용하여, 상기 제1 하드마스크층 및 상기 제1 금속간 유전체층을 관통하는 적어도 하나의 비아홀을 형성하는 단계; 상기 제1 포토레지스트 패턴을 제거하는 단계; 상기 적어도 하나의 비아홀을 채우고 상기 제1 하드마스크층 상에서 연장된 금속 구조체를 형성하는 단계; 상기 제1 하드마스크층 상에서 연장된 상기 금속 구조체 부분에서, 적어도 상기 금속 구조체를 관통하는 적어도 하나의 제1 트렌치를 형성하기 위해 상기 금속 구조체를 패터닝하는 단계; 및 상기 제1 트렌치를 제2 금속간 유전체층으로 채우는 단계;를 포함하는 반도체 소자의 세미-다마신 구조의 제조 방법을 제공한다.