CRACK STOP RING TRENCH TO PREVENT EPITAXY CRACK PROPAGATION

• Main Authors: WU CHIA HSUN, CHEN PO CHIH, TSAI CHUN LIN, YU JIUN LEI JERRY, CHEN HUGO, WANG YUN HSIANG
• Format: Patent
• Language: English; Korean
• Published: 28.11.2022
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention relates to a crack-stop ring trench for preventing propagation of epitaxy cracks to increase yield, reliability, and performance of devices. According to a part of embodiments of the present invention, the present invention relates to a semiconductor structure. The semiconductor structure comprises a layered semiconductor substrate having a semiconductor material disposed on a base semiconductor substrate. The base semiconductor substrate has a first coefficient of thermal expansion, and the semiconductor material has a second coefficient of thermal expansion different from the first coefficient of thermal expansion. The layered semiconductor substrate includes at least one sidewall which defines a crack-stop ring trench extending continuously in a closed path between the central region of the layered semiconductor substrate and the peripheral region of the layered semiconductor substrate surrounding the central region. The peripheral region of the layered semiconductor substrate includes a plurality of cracks, and the central region is substantially free of cracks. 일부 실시예들에서, 본 개시는 반도체 구조체에 관한 것이다. 반도체 구조체는 베이스 반도체 기판 위에 배치된 반도체 재료를 갖는 적층형 반도체 기판을 포함한다. 베이스 반도체 기판은 제1 열팽창 계수를 갖고 반도체 재료는 제1 열팽창 계수와 상이한 제2 열팽창 계수를 갖는다. 적층형 반도체 기판은 적층형 반도체 기판의 중심 영역과 중심 영역을 둘러싸는 적층형 반도체 기판의 주변 영역 사이에서 폐쇄 경로로 연속적으로 연장되는 크랙 스톱 링 트렌치를 규정하는 하나 이상의 측벽을 포함한다. 적층형 반도체 기판의 주변 영역은 복수의 크랙을 포함하고, 중심 영역은 실질적으로 크랙이 없다.