Semiconductor packages having a package substrate

• Main Authors: LEE JUNG A, KIM JUNG JOO, BAEK HYUNG GIL, KIM JONG WAN, LEE YONG KWAN, PARK JUN WOO, JEON TAE JUN, KIM SEUNG HWAN, KIM HYUN KI
• Format: Patent
• Language: English; Korean
• Published: 22.11.2022
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

According to the present invention, a semiconductor package comprises: a package substrate having a communication hole extending from an upper surface to a lower surface; a semiconductor chip attached to the upper surface of the package substrate; an auxiliary chip attached to the lower surface of the package substrate; a plurality of external connection terminals attached to the lower surface of the package substrate and spaced apart from the auxiliary chip; and an encapsulant covering the semiconductor chip and the auxiliary chip and filling the communication hole. 본 발명에 따른 반도체 패키지는, 본 발명에 따른 반도체 패키지는, 상면으로부터 하면까지 연장되는 연통 홀을 가지는 패키지 기판, 상기 패키지 기판의 상면에 부착되는 반도체 칩, 상기 패키지 기판의 하면에 부착되는 보조 칩, 상기 패키지 기판의 하면에 부착되며 상기 보조 칩과 이격되는 복수의 외부 연결 단자, 및 상기 반도체 칩 및 상기 보조 칩을 감싸고 상기 연통 홀을 채우는 봉지재를 포함한다.