SYSTOLIC ARRAY AND ACCELERATOR HAVING THE SAME

Disclosed are a systolic array and an accelerator having the same. The systolic array of the present invention includes n × n processing elements disposed in a form of an n × n matrix (n is an integer greater than and equal to 4), wherein the n × n processing elements perform a first convolution ope...

Full description

Saved in:
Bibliographic Details
Main Authors O SEONG IL, RO WON WOO, PARK SEI HOON
Format Patent
LanguageEnglish
Korean
Published 10.11.2022
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:Disclosed are a systolic array and an accelerator having the same. The systolic array of the present invention includes n × n processing elements disposed in a form of an n × n matrix (n is an integer greater than and equal to 4), wherein the n × n processing elements perform a first convolution operation of first input data of row vectors in an n × n first input matrix and first weighted value data of column vectors of n × n first weighted value matrix to generate n first output data, or each of at least k partial systolic arrays (k is an integer greater than and equal to 4) constituted by division of the n × n processing elements includes m × m processing elements arranged in a form of an m × m matrix (m is an integer less than n and at least 2 or higher). Each of at least k partial systolic arrays performs a second convolution operation of second input data of row vectors of each of at least k m × m second input matrices and second weighted value data of column vectors of each of at least k m × m second weighted value matrices to generate m second output data. Accordingly, the size of the matrix of the systolic array can be reconstituted variably to perform a convolution operation. 본 발명은 시스톨릭 어레이 및 이를 포함하는 가속기를 개시한다. 시스톨릭 어레이는 n × n (n은 적어도 4 이상의 정수임) 매트릭스 형태로 배치된 n × n 개의 처리 소자들을 포함하고, n × n 개의 처리 소자들이 n × n 제1 입력 매트릭스의 행 벡터들의 제1 입력 데이터와 n × n 제1 가중치 매트릭스의 열 벡터들의 제1 가중치 데이터에 대한 제1 합성곱 연산을 수행하여 n개의 제1 출력 데이터를 발생하거나, n × n 개의 처리 소자들을 분할하여 구성되는 적어도 k (k는 적어도 4 이상의 정수임)개의 부분 시스톨릭 어레이들 각각이 m × m (m은 n 보다 작고 적어도 2 이상의 정수임) 매트릭스 형태로 배치된 m × m 처리 소자들을 포함하고, 적어도 k개의 부분 시스톨릭 어레이들 각각이 적어도 k개의 m × m 제2 입력 매트릭스들 각각의 행 벡터들의 제2 입력 데이터와 적어도 k개의 m × m 제2 가중치 매트릭스들 각각의 열 벡터들의 제2 가중치 데이터에 대한 제2 합성곱 연산을 수행하여 m개의 제2 출력 데이터를 발생할 수 있다.
Bibliography:Application Number: KR20210057124