APPARATUS SYSTEM AND METHOD FOR AN INTEGRATED CIRCUIT

본 개시의 일 실시예에 따른, 집적회로를 생산하는 방법이 개시된다. 상기 방법은: 복수의 다이들을 구비하는 웨이퍼를 생성하는 단계 - 각각의 다이는 자체 집적 회로를 포함함 -; 웨이퍼의 다이들의 사이의 간격에 위치하는 TAP 회로망의 복수의 인스턴스들을 파브리케이트하는 단계; 웨이퍼 상의 다이들의 그룹 마다 전력 패드들 및 테스트 패트들의 일 행을 웨이퍼 상에 파브리케이트하는 단계 -상기 전력 패드들 및 테스트 패드들의 행은 그룹에서의 모든 다이들 간에 전기적으로 연결되고 공유되고, 테스트 및 전력 패드들은 다이들의 그 그룹에서...

Full description

Saved in:
Bibliographic Details
Main Authors SITA RICHARD, KANE MICHAEL G
Format Patent
LanguageEnglish
Korean
Published 08.11.2022
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:본 개시의 일 실시예에 따른, 집적회로를 생산하는 방법이 개시된다. 상기 방법은: 복수의 다이들을 구비하는 웨이퍼를 생성하는 단계 - 각각의 다이는 자체 집적 회로를 포함함 -; 웨이퍼의 다이들의 사이의 간격에 위치하는 TAP 회로망의 복수의 인스턴스들을 파브리케이트하는 단계; 웨이퍼 상의 다이들의 그룹 마다 전력 패드들 및 테스트 패트들의 일 행을 웨이퍼 상에 파브리케이트하는 단계 -상기 전력 패드들 및 테스트 패드들의 행은 그룹에서의 모든 다이들 간에 전기적으로 연결되고 공유되고, 테스트 및 전력 패드들은 다이들의 그 그룹에서 각각의 다이들의 무결성을 검증하기 위해 테스팅 데이터 뿐만 아니라 운영 전력을 공급하기 위해 TAP 회로망의 체인에 연결됨 -; 집적 회로의 각각의 인스턴스를 생성하기 위해 다이들을 싱귤레이션하는 단계 - 다이들 사이의 간격에 위치하는 TAP 회로망은 싱귤레이션 공정 동안 파괴됨 -;을 포함한다. Manufacturing integrated circuits is discussed with steps as follows. Creating a wafer with a plurality of dies, where each die contains its own integrated circuit. Fabricating multiple instances of TAP circuitry located in a margin between dies of the wafer. Fabricating on the wafer one row of test pads and power pads per group of dies on the wafer, where the row of test pads and power pads is electrically connected and shared among all of the dies in the group. The test and power pads connect to a chain of TAP circuitry in order to supply operating power as well as testing data to verify the integrity of each die in that group of dies. Singulating the dies to create each instance of the integrated circuit, and during the singulation process, the TAP circuitry located in the margin between the dies is destroyed.
Bibliography:Application Number: KR20227037220