SEMICONDUCTOR DEVICES AND DATA STORAGE SYSTEMS INCLUDING THE SAME

• Main Authors: JO SANG YOUN, HAN JEE HOON, RYU HYO JOON, LIM JUN HEE, LEE BONG YONG, KIM HEE SUK, KANAMORI KOHJI
• Format: Patent
• Language: English; Korean
• Published: 04.11.2022
• Subjects: ELECTRICITY

According to an embodiment of the present invention, a semiconductor device comprises: a first structure including a substrate, circuit elements on the substrate, a lower wiring structure electrically connected to the circuit elements, and lower bonding pads electrically connected to the lower wiring structure; and a second structure on the first structure. The second structure includes a plate layer disposed on the first structure, a laminated structure containing gate electrodes spaced apart from each other and laminated between the plate layer and the first structure, channel structures each disposed in channel holes penetrating the laminated structure, and an upper bonding pad electrically connected to the gate electrodes and the channel structures and bonded to the lower bonding pads. In addition, each of the channel structures includes a channel layer having an inner hole penetrating upper and lower surfaces along a vertical direction, a core insulating layer inside the inner hole of the channel layer, and a gate dielectric layer surrounding an outer surface of the channel layer. The upper surface of the channel layer and an upper surface of the gate dielectric layer are in contact with the plate layer. In the channel layer, a region extending from the upper surface to a depth overlapping at least one upper gate electrode of the gate electrodes in a horizontal direction may include polycrystalline silicon doped with an N conductivity type. Accordingly, electrical characteristics and productivity are improved. 본 발명의 실시예에 따른 반도체 장치는, 기판, 상기 기판 상의 회로 소자들, 상기 회로 소자들과 전기적으로 연결되는 하부 배선 구조물, 및 상기 하부 배선 구조물과 전기적으로 연결되는 하부 접합 패드들을 포함하는 제1 구조물; 및 상기 제1 구조물 상의 제2 구조물을 포함하고, 상기 제2 구조물은, 상기 제1 구조물 상에 배치되는 플레이트층; 상기 플레이트층과 상기 제1 구조물 사이에서, 수직 방향을 따라 서로 이격되어 적층되는 게이트 전극들을 포함하는 적층 구조물; 상기 적층 구조물을 관통하는 채널 홀들 내에 각각 배치되는 채널 구조물들; 및 상기 게이트 전극들 및 상기 채널 구조물들과 전기적으로 연결되며, 상기 하부 접합 패드들과 접합되는 상부 접합 패드들을 포함하고, 상기 채널 구조물들의 각각은, 상면과 하면을 상기 수직 방향을 따라 관통하는 내부 홀을 갖는 채널층, 상기 채널층의 상기 내부 홀 안의 코어 절연층, 및 상기 채널층의 외측면을 둘러싸는 게이트 유전층을 포함하고, 상기 채널층의 상기 상면 및 상기 게이트 유전층의 상면은 상기 플레이트층과 접촉하고, 상기 채널층에서, 상기 상면으로부터 상기 게이트 전극들 중 적어도 하나의 상부 게이트 전극과 수평 방향으로 중첩되는 깊이까지 연장되는 영역은, N 도전형으로 도핑된 다결정 실리콘을 포함할 수 있다.