클록 동기화를 위한 시스템, 신호 동기화를 제어하기 위한 방법, 및 저장 매체

• Main Authors: ZHANG MENGYU, XI GUANGLEI, ZHENG YICONG, ZHANG SHENGYU, ZHANG HUALIANG, YU QIAONIAN, LIU FUMING
• Format: Patent
• Language: Korean
• Published: 31.10.2022
• Subjects: CALCULATING; COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS; COMPUTING; COUNTING; ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; PHYSICS; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION

양자 제어 프로세서(QCP) 및 디지털-아날로그 인터-컨버터들을 포함하는, 클록 동기화를 위한 시스템. 각각의 디지털-아날로그 인터-컨버터는 주파수 변환 모듈 및 신호 동기화 모듈을 포함한다. 신호 동기화 모듈은 D 플립-플롭(DFF)을 포함한다. QCP는 글로벌 동기화를 위한 신호(Sync_GLB) 및 기준 클록 신호들(REFCLK들)을 발생하고, Sync_GLB 및 대응하는 REFCLK를 주파수 변환 모듈에 송신하고, Sync_GLB를 신호 동기화 모듈에 송신한다. 주파수 변환 모듈은 REFCLK에 대한 주파수 변환을 수행하여 타깃 클록 신호를 획득하고, 글로벌 동기화를 위한 신호에 따라 신호 동기화를 위한 명령어를 발생하고, 신호 동기화를 위한 명령어 및 타깃 클록 신호를 신호 동기화 모듈에 송신한다. 신호 동기화 모듈은 글로벌 동기화를 위한 신호에 기초하여 DFF를 통해 타깃 클록 신호에 대한 신호 동기화를 수행한다. 본 개시내용은 신호 동기화를 제어하기 위한 방법을 추가로 제공한다. DFF는 글로벌 동기화를 위한 신호를 낮은 지터를 갖는 타깃 클록 신호로 재고정하여, 신호 지연을 감소시키고 신호 동기화의 정밀도를 향상시킨다. A system for clock synchronization, including a quantum control processor (QCP) and digital-analog inter-converters. Each digital-analog inter-converter includes a frequency conversion module and a signal synchronization module. The signal synchronization module includes a D flip-flop (DFF). The QCP generates a signal for global synchronization (Sync_GLB) and reference clock signals (REFCLKs), and the Sync GLB and the corresponding REFCLK to the frequency conversion module, and transmits the Sync GLB to the signal synchronization module. The frequency conversion module performs frequency conversion on the REFCLK to obtain a target clock signal, generates an instruction for signal synchronization according to the signal for global synchronization, and transmits the instruction for signal synchronization and the target clock signal to the signal synchronization module. The signal synchronization module performs signal synchronization on the target clock signal via the DFF, based on the signal for global synchronization. The present disclosure further provides a method for controlling signal synchronization. The DFF relocks the signal for global synchronization to the target clock signal having a low jitter, reducing signal delay and improving precision of signal synchronization.