GATE DRIVING CIRCUIT AND DISPLAY DEVICE HAVING THEM

• Main Authors: HWANG JUNGHWAN, CHO SE HYOUNG
• Format: Patent
• Language: English; Korean
• Published: 06.10.2022
• Subjects: ADVERTISING; ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICESUSING STATIC MEANS TO PRESENT VARIABLE INFORMATION; CRYPTOGRAPHY; DISPLAY; EDUCATION; PHYSICS; SEALS

A gate driving circuit comprises a plurality of stages. Stage k among the plurality of stages receives a clock signal, a (k-1)^th carry signal from (k-1)^th stage, a (k+1)^th carry signal from a (k+1)^th stage, a carry signal from a (k+2)^th stage, a first ground voltage and a second ground voltage, and outputs a k^th gate signal and a k^th carry signal, wherein k is a positive integer. The clock signal is a pulse signal in which a high voltage and a third ground voltage appear periodically, and the third ground voltage has a lower voltage level than the first ground voltage and the second ground voltage. 게이트 구동 회로는 복수의 스테이지들을 포함하고, 상기 복수의 스테이지들 중 k(k는 양의 정수)번째 스테이지는, 클럭 신호, k-1번째 스테이지로부터의 k-1번째 캐리 신호, k+1번째 스테이지로부터의 k+1번째 캐리 신호, k+2번째 스테이지로부터의 캐리 신호, 제1 접지 전압 및 제2 접지 전압을 수신하고, k번째 게이트 신호 및 k번째 캐리 신호를 출력하되, 상기 클럭 신호는 하이 전압 및 제3 접지 전압이 주기적으로 나타나는 펄스 신호이고, 상기 제3 접지 전압은 상기 제1 접지 전압 및 상기 제2 접지 전압보다 낮은 전압 레벨을 갖는다.