SYSTEM AND METHOD FOR BONDING SEMICONDUCTOR DEVICES

A method includes the steps of: determining a first offset between a first alignment mark on a first side of a first wafer and a second alignment mark on a second side of the first wafer; aligning the first alignment mark of the first wafer to a third alignment mark on a first side of a second wafer...

Full description

Saved in:
Bibliographic Details
Main Authors CHANG KAI TAI, LEE TUNG YING
Format Patent
LanguageEnglish
Korean
Published 27.09.2022
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:A method includes the steps of: determining a first offset between a first alignment mark on a first side of a first wafer and a second alignment mark on a second side of the first wafer; aligning the first alignment mark of the first wafer to a third alignment mark on a first side of a second wafer, wherein the step of aligning includes the steps of detecting a location of the second alignment mark of the first wafer, determining a location of the first alignment mark of the first wafer based on the first offset and the location of the second alignment mark of the first wafer, and based on the determined location of the first alignment mark, repositioning the first wafer to align the first alignment mark to the third alignment mark; and bonding the first side of the first wafer to the first side of the second wafer to form a bonded structure. 방법은 제1 웨이퍼의 제1 측면 상의 제1 얼라인먼트 마크와 제1 웨이퍼의 제2 측면 상의 제2 얼라인먼트 마크 간의 제1 오프셋을 결정하는 단계; 제1 웨이퍼의 제1 얼라인먼트 마크를 제2 웨이퍼의 제1 측면 상의 제3 얼라인먼트 마크에 정렬하는 단계 - 정렬하는 단계는 제1 웨이퍼의 제2 얼라인먼트 마크의 위치를 검출하는 단계, 제1 오프셋 및 제1 웨이퍼의 제2 얼라인먼트 마크의 위치에 기반하여 제1 웨이퍼의 제1 얼라인먼트 마크의 위치를 결정하는 단계, 및 제1 얼라인먼트 마크의 결정된 위치에 기반하여, 제1 얼라인먼트 마크를 제3 얼라인먼트 마크에 정렬하도록 제1 웨이퍼를 재배치하는 단계를 포함함 -; 및 본딩된 구조물을 형성하기 위해 제1 웨이퍼의 제1 측면을 제2 웨이퍼의 제1 측면에 본딩하는 단계를 포함한다.
Bibliography:Application Number: KR20220033337