FIN FIELD-EFFECT TRANSISTOR DEVICE AND METHOD

• Main Author: TSAI MING HUAN
• Format: Patent
• Language: English; Korean
• Published: 19.09.2022
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A method for forming a semiconductor device comprises the steps of: forming a metal gate structure over a fin protruding over a substrate, wherein the metal gate structure is surrounded by an interlayer dielectric (ILD) layer, and a gate spacer is extended along both side walls of the metal gate structure; recessing the gate spacer and the metal gate structure below an upper surface of the ILD layer away from the substrate; forming a first material over the metal gate structure and the gate spacer after the recessing; forming a second material over the first material, wherein an upper surface of the second material is formed at the same height as the height of the upper surface of the ILD layer; and removing a first portion of the ILD layer adjacent to the metal gate structure to form an opening exposing source/drain regions at a first side of the inner gate structure. 반도체 소자를 형성하는 방법은: 기판 위로 돌출된 핀 위에 금속 게이트 구조물을 형성하는 단계 - 금속 게이트 구조물은 층간 유전체(ILD) 층에 의해 둘러싸여 있으며, 게이트 스페이서가 금속 게이트 구조물의 양 측벽들을 따라 연장됨 - ; 기판으로부터 원위에 있는 ILD 층의 상부 표면 아래로 금속 게이트 구조물 및 게이트 스페이서를 리세싱하는 단계; 리세싱하는 단계 후, 금속 게이트 구조물 및 게이트 스페이서 위에 제 1 물질을 형성하는 단계; 제 1 물질 위에 제 2 물질을 형성하는 단계 - 제 2 물질의 상부 표면은 ILD 층의 상부 표면과 동일한 높이에 있음 - ; 및 금속 게이트 구조물의 제 1 측면에서 소스/드레인 영역을 노출시키는 개구를 형성하기 위해 금속 게이트 구조물에 인접한 ILD 층의 제 1 부분을 제거하는 단계를 포함한다.