Semiconductor device and stacked semiconductor chips

• Main Authors: AHN JEONG HOON, DING SHAOFENG, CHOI YUN KI
• Format: Patent
• Language: English; Korean
• Published: 31.08.2022
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention relates to a semiconductor element. More specifically, the semiconductor element includes: a substrate including a logic cell region and a connection region; a dummy transistor on the connection region; an intermediate connection layer on the dummy transistor, wherein the intermediate connection layer includes a connection pattern electrically connected to the dummy transistor; a first metal layer on the intermediate connection layer; an etch stop layer between the intermediate connection layer and the first metal layer, wherein the etch stop layer covers an upper surface of the connection pattern; and a through contact extending from the first metal layer toward a bottom surface of the substrate and penetrating the connection region. 본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는, 로직 셀 영역 및 연결 영역을 포함하는 기판; 상기 연결 영역 상의 더미 트랜지스터; 상기 더미 트랜지스터 상의 중간 연결 층, 상기 중간 연결 층은 상기 더미 트랜지스터와 전기적으로 연결되는 연결 패턴을 포함하고; 상기 중간 연결 층 상의 제1 금속 층; 상기 중간 연결 층과 상기 제1 금속 층 사이의 식각 정지막, 상기 식각 정지막은 상기 연결 패턴의 상면을 덮으며; 및 상기 제1 금속 층으로부터 상기 기판의 바닥면을 향해 연장되면서 상기 연결 영역을 관통하는 관통 콘택을 포함한다.