METHOD FOR PROCESSING OBJECT TO BE PROCESSED

• Main Authors: HONDA MASANOBU, HISAMATSU TORU, KIHARA YOSHIHIDE
• Format: Patent
• Language: English; Korean
• Published: 30.08.2022
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

일실시형태의 방법 MT에서는, 처리 대상인 웨이퍼(W)의 피처리층(J1)의 에칭전에, 피처리층(J1)의 주면(J11)을 복수의 영역(ER)으로 구분한 다음, 공정 SB2에서 피처리층(J1) 상에 마련된 마스크(J2)의 홈폭과 상기 홈폭의 기준치의 차분값을 복수의 영역(ER)마다 산출하고, 공정 SB6에서, 피처리층(J1)의 온도와 형성하는 막의 막두께의 대응을 나타내는 대응 데이터(DT)를 이용하여 복수의 영역(ER)마다 차분값에 대응하는 막두께의 막의 형성에 필요한 온도가 되도록 피처리층(J1)의 온도를 조절한 다음, ALD법과 동일한 막형성 처리를 이용하여 마스크(J2)에 막을 원자층마다 형성하여, 차분값에 대응하는 막두께의 막(J3)을 마스크(J2)에 형성하여 복수의 영역(ER)마다 홈폭을 기준치로 보정한다. In a method according to an embodiment, before etching a target layer of a wafer, a main surface of the target layer is divided into a plurality of areas. A difference value between a groove width of a mask and a reference value of the groove width is calculated for each of the plurality of areas, a temperature of the target layer is adjusted by using correspondence data indicating correspondence between a temperature of the target layer and a film thickness of a formed film. Then, a film is formed on the mask for each atom layer, and a film having a film thickness corresponding to the difference value is formed on the mask to correct the groove width in each of the plurality of areas to the reference value.