INTEGRATED CIRCUIT DEVICE AND ELECTRONIC SYSTEM INCLUDING THE SAME

• Main Authors: KIM JONG SOO, LIM JU YOUNG, SHIM SUN IL, CHO WON SEOK
• Format: Patent
• Language: English; Korean
• Published: 09.08.2022
• Subjects: ELECTRICITY

The technology of the present invention provides an integrated circuit device. The integrated circuit device includes: a base structure; a gate stack disposed on the base structure and including a plurality of gate electrodes spaced apart in a first direction perpendicular to the main surface of the base structure; a second upper insulation layer disposed in the gate stack; a plurality of channel structures penetrating the gate stack to come in contact with the base structure and including align keys protruding from the gate stack, respectively; a second upper insulation layer disposed in a key opening unit of the second upper insulation layer and covering each of the align keys of the plurality of channel structures; an upper support layer on the second upper insulation layer; a bit line disposed on the upper support layer; and a plurality of bit line contacts penetrating the second upper insulation layer and the upper support layer and electrically connecting the plurality of channel structures to the bit line. A side wall defining the key opening unit of the second upper insulation layer includes a first step height. The present invention can reduce misalignment that occurs during a photolithography process. 본 발명의 기술적 사상은 베이스 구조물; 상기 베이스 구조물 상에 배치되며, 상기 베이스 구조물의 주면에 수직한 제1 방향으로 이격된 복수의 게이트 전극을 포함하는 게이트 스택; 상기 게이트 스택 상에 배치된 제2 상부 절연층; 상기 게이트 스택을 관통하여 상기 베이스 구조물에 접촉된 복수의 채널 구조물로서, 각각 상기 게이트 스택으로부터 돌출된 얼라인 키를 포함하는 복수의 채널 구조물; 상기 제2 상부 절연층의 키 개구부 내에 배치되고, 상기 복수의 채널 구조물 각각의 상기 얼라인 키를 덮는 제2 상부 절연층; 상기 제2 상부 절연층 상의 상부 지지층; 상기 상부 지지층 상에 배치된 비트 라인; 및 상기 제2 상부 절연층 및 상기 상부 지지층을 관통하고, 상기 복수의 채널 구조물을 상기 비트 라인에 전기적으로 연결시키는 복수의 비트 라인 컨택;을 포함하고, 상기 제2 상부 절연층의 상기 키 개구부를 정의하는 측벽은 제1 단차를 포함하는 집적회로 장치를 제공한다.