STORAGE DEVICE GENERATING MULTI-LEVEL CHIP ENABLE SIGNAL AND OPERATING METHOD THEREOF

• Main Authors: NA DAE HOON, YOON CHI WEON, KANG HYUN SUK
• Format: Patent
• Language: English; Korean
• Published: 29.07.2022
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

The objective of the present invention is to provide a storage device generating a multi-level chip enable signal and an operating method thereof. The storage device comprises: a controller; and a memory device. The controller includes first and second pins and is configured to output a multi-level chip enable signal through the second pin. The memory device includes third and fourth pins, respectively, connected to the first and second pins, and a plurality of memory chips commonly connected to the fourth pin. The plurality of memory chips, respectively, include a plurality of resistors. The plurality of resistors included in the plurality of memory chips are connected in a daisy-chain structure between the third pin and a first voltage terminal. The plurality of memory chips are configured to, respectively, generate a plurality of reference voltage periods that divide between a voltage level of the third pin and a voltage level of the first voltage terminal based on the plurality of resistors. When a voltage level of the multi-level chip enable signal corresponds to a first reference voltage period, which is one of the plurality of reference voltage periods, a memory chip corresponding to the first reference voltage period is selected from among the plurality of memory chips. 제1 및 제2 핀들을 포함하고, 상기 제2 핀을 통해 멀티 레벨 칩 인에이블 신호를 출력하도록 구성된 컨트롤러, 및 상기 제1 및 제2 핀들에 각각 연결되는 제3 및 제4 핀들, 및 상기 제4 핀에 공통으로 연결된 복수의 메모리 칩들을 포함하고, 상기 복수의 메모리 칩들 각각은 저항을 포함하고, 상기 복수의 메모리 칩들에 포함되는 저항들은 상기 제3 핀과 제1 전압 단자 사이에 데이지-체인 구조로 연결되는, 메모리 장치를 포함하고, 상기 복수의 메모리 칩들은 상기 저항들에 기초하여 상기 제3 핀의 전압 레벨과 상기 제1 전압 단자의 전압 레벨 사이를 분할하는 복수의 기준 전압 구간들을 각각 생성하고, 상기 멀티 레벨 칩 인에이블 신호의 전압 레벨이 상기 복수의 기준 전압 구간들 중 하나인 제1 기준 전압 구간에 대응하는 경우, 상기 복수의 메모리 칩들 중 상기 제1 기준 전압 구간에 대응하는 메모리 칩이 선택된다.