DIGITAL CORRELATED DOUBLE SAMPLING CIRCUIT AND IMAGE SENSOR INCLUDING THE SAME

• Main Author: KIM SUNG YONG
• Format: Patent
• Language: English; Korean
• Published: 12.04.2022
• Subjects: ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; PICTORIAL COMMUNICATION, e.g. TELEVISION

A digital correlated double sampling circuit includes a first latch circuit, a second latch circuit, a decision circuit, a delay control circuit, and an arithmetic circuit. The first latch circuit stores first reset component data by latching a count signal based on a first comparison signal in a reset period. The second latch circuit stores second reset component data by latching the count signal based on a reset comparison signal in the reset period, and stores image component data by latching the count signal based on a selected comparison signal in an image period. The determination circuit determines whether the first reset component data and the second reset component data are identical by bit in the reset period to output a determination signal. The delay control circuit delays the first comparison signal based on a period indication signal to provide the reset comparison signal and in the image period, provides one among a first image comparison signal and a second image comparison signal as the selected comparison signal based on the period indication signal and the determination signal. The arithmetic circuit generates valid image data by performing an operation of subtracting the second reset component data from the image component data in units of a bit, and sequentially outputs the valid image data in units of a bit. 디지털 상관 이중 샘플링 회로는 제1 래치 회로, 제2 래치 회로, 판정 회로, 지연 제어 회로 및 연산 회로를 포함한다. 상기 제1 래치 회로는 리셋 구간에서 제1 비교 신호를 기초로 카운트 신호를 래치하여 제1 리셋 성분 데이터를 저장한다. 상기 제2 래치 회로는 상기 리셋 구간에서 리셋 비교 신호를 기초로 상기 카운트 신호를 래치하여 제2 리셋 성분 데이터를 저장하고, 이미지 구간에서 선택 비교 신호를 기초로 상기 카운트 신호를 래치하여 이미지 성분 데이터를 저장한다. 상기 판정 회로는 상기 리셋 구간에서 상기 제1 리셋 성분 데이터와 상기 제2 리셋 성분 데이터의 비트별 동일성 여부를 판정하여 판정 신호를 출력한다. 상기 지연 제어 회로는 구간 지시 신호에 기초하여 상기 제1 비교 신호를 지연시켜 상기 리셋 비교 신호를 제공하고, 상기 이미지 구간에서는 상기 구간 지시 신호와 상기 판정 신호에 기초하여 상기 제1 이미지 비교 신호 및 상기 제2 이미지 비교 신호 중 하나를 상기 선택 비교 신호로 제공한다. 상기 연산 회로는 상기 이미지 성분 데이터에서 상기 제2 리셋 성분 데이터를 감산하는 동작을 비트 단위로 수행하여 유효 이미지 데이터를 생성하고, 상기 유효 이미지 데이터를 비트 단위로 순차적으로 출력한다.