VIA BLOCKING LAYER

• Main Authors: HOURANI RAMI, KRYSAK MARIE, BRAIN RUTH A, BOHR MARK T, GSTREIN FLORIAN
• Format: Patent
• Language: English; Korean
• Published: 28.03.2022
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

주어진 인터커넥트 층 내에서 선택 비아들을 절연하거나 전기적으로 격리하는 기술들이 개시되어, 전도성 라우팅은 그러한 동일 층 내의 다른 비아들 또는 인터커넥트들에 도달하기 위해 선택 격리된 비아들을 건너뛸 수 있다. 그러한 비아 차단 층은 필요에 따라 주어진 인터커넥트 내의 임의의 수의 위치들에서 선택적으로 구현될 수 있다. 비아 차단 층을 형성하는 절연체 재료의 선택적 퇴적을 용이하게 하기 위해 희생 패시베이션 층을 사용하는 제1 방법론, 비아 차단 층을 형성하는 절연체 재료의 선택적 퇴적을 용이하게 하기 위해 웻 리세서블 폴리머 제제들의 스핀 코팅을 사용하는 제2 방법론, 및 비아 차단 층을 형성하는 절연체 재료의 선택적 퇴적을 용이하게 하기 위해 나노입자 제제들의 스핀 코팅을 사용하는 제3 방법론을 포함하는, 비아 차단 층을 형성하는 기술들이 또한 제공된다. 컨포멀 퇴적 공정들과 전형적으로 연관되는 유해한 에칭 공정들이 회피된다. Techniques are disclosed for insulating or electrically isolating select vias within a given interconnect layer, so a conductive routing can skip over those select isolated vias to reach other vias or interconnects in that same layer. Such a via blocking layer may be selectively implemented in any number of locations within a given interconnect as needed. Techniques for forming the via blocking layer are also provided, including a first methodology that uses a sacrificial passivation layer to facilitate selective deposition of insulator material that form the via blocking layer, a second methodology that uses spin-coating of wet-recessible polymeric formulations to facilitate selective deposition of insulator material that form the via blocking layer, and a third methodology that uses spin-coating of nanoparticle formulations to facilitate selective deposition of insulator material that form the via blocking layer. Harmful etching processes typically associated with conformal deposition processes is avoided.