유전체 층을 갖는 반도체 컴포넌트

본 발명은, 하나 이상의 유전체 층(230) 및 2개 이상의 전극(201, 202)을 갖는 반도체 컴포넌트(200)에 관한 것으로, 상기 유전체 층 내에는 하나 이상의 제1 결함 유형 및 상기 제1 결함 유형과 상이한 제2 결함 유형이 존재한다. 상이한 결함 유형(212, 215, 217)은, 전극들 사이에 인가된 작동 전압 및 일반적인(prevailing) 작동 온도에 따라 특성 시간(characteristic time)(τ1 및 τ2)에 2개의 전극 중 하나에 축적되고, 이들 전극에서 관련 최대 장벽 높이 변화(δφ1 및 δφ2...

Full description

Saved in:
Bibliographic Details
Main Authors SCHARY TIMO, MONTEIRO DINIZ REIS DANIEL, SCHATZ FRANK, MEWS MATHIAS, PANTEL DANIEL, TOMASCHKO JOCHEN
Format Patent
LanguageKorean
Published 08.03.2022
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:본 발명은, 하나 이상의 유전체 층(230) 및 2개 이상의 전극(201, 202)을 갖는 반도체 컴포넌트(200)에 관한 것으로, 상기 유전체 층 내에는 하나 이상의 제1 결함 유형 및 상기 제1 결함 유형과 상이한 제2 결함 유형이 존재한다. 상이한 결함 유형(212, 215, 217)은, 전극들 사이에 인가된 작동 전압 및 일반적인(prevailing) 작동 온도에 따라 특성 시간(characteristic time)(τ1 및 τ2)에 2개의 전극 중 하나에 축적되고, 이들 전극에서 관련 최대 장벽 높이 변화(δφ1 및 δφ2)를 발생시키며, 이때 τ1 < τ2 및 δφ1 < δφ2가 적용된다. 예를 들어 압전 액추에이터의 경우, 500℃ 미만에서 스퍼터링되고 Ni-도핑된 PZT 층이 바람직하다. A semiconductor component that includes at least one dielectric layer and at least one first electrode and one second electrode. A first defect type and a second defect type, which is different from the first defect type, are also present in dielectric layer. The at least two different defect types accumulate at one of the two electrodes as a function of a main operating voltage applied between the first electrode and the second electrode, and of a main operating temperature that is present at characteristic times τ1 and τ2, and generate the maximum changes in barrier height δΦ1 and δΦ2 at the electrodes. τ1 and δΦ1 are associated with the first defect type, and τ2 and δΦ2 are associated with the second defect type. τ1<τ2 and δΦ1<δΦ2 apply.
Bibliography:Application Number: KR20227003885