반도체 제조 공정에서 증착 모델을 적용하는 방법

• Main Authors: ZHANG HUAICHEN, PISARENCO MAXIM, VAN LARE MARIE CLAIRE, VAN DER SCHAAR MAURITS
• Format: Patent
• Language: Korean
• Published: 10.02.2022
• Subjects: APPARATUS SPECIALLY ADAPTED THEREFOR; CINEMATOGRAPHY; ELECTROGRAPHY; HOLOGRAPHY; MATERIALS THEREFOR; ORIGINALS THEREFOR; PHOTOGRAPHY; PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES,e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTORDEVICES; PHYSICS

반도체 제조 공정에서 증착 모델을 적용하는 방법이 설명된다. 상기 방법은 증착 모델을 사용하여 기판의 증착 프로파일을 예측하는 단계; 및 예측된 증착 프로파일을 사용하여 메트롤로지 타겟 디자인을 향상시키는 단계를 포함한다. 증착 모델은 물리적 웨이퍼의 층으로부터의 실험적 단면 프로파일 정보를 사용하여 캘리브레이션된다. 일부 실시예들에서, 증착 모델은 기계 학습 모델이고, 증착 모델을 캘리브레이션하는 것은 기계 학습 모델을 트레이닝하는 것을 포함한다. 메트롤로지 타겟 디자인은, 예를 들어 정렬 메트롤로지 타겟 디자인 또는 오버레이 메트롤로지 타겟 디자인을 포함할 수 있다. A method for applying a deposition model in a semiconductor manufacturing process. The method includes predicting a deposition profile of a substrate using the deposition model; and using the predicted deposition profile to enhance a metrology target design. The deposition model can be calibrated using experimental cross-section profile information from a layer of a physical substrate. In some embodiments, the deposition model is a machine-learning model, and calibrating the deposition model includes training the machine-learning model. The metrology target design may include an alignment metrology target design or an overlay metrology target design, for example.