MAGNETIC MEMORY DEVICE

• Main Authors: LEE KANG HO, LEE JUNG HYUK, SONG YOON JONG, SEO BO YOUNG
• Format: Patent
• Language: English; Korean
• Published: 04.02.2022
• Subjects: ELECTRICITY; INFORMATION STORAGE; PHYSICS; STATIC STORES

The present invention provides a highly integrated magnetic memory device capable of implementing a normal memory cell array and a one-time programmable (OTP) memory cell array in a single memory chip. The magnetic memory device includes bit lines including first bit lines and second bit lines; source lines including first source lines corresponding to the first bit lines and second source lines corresponding to the second bit lines; first memory cells connected between the first bit lines and the first source lines in a first region and each including a first memory element and a first selection transistor; and second memory cells connected between the second bit lines and the second source lines in a second region and each including a second memory element and a second selection transistor. The first memory element and the second memory element include a magnetic tunnel junction including a fixed layer, a tunnel barrier layer, and a free layer, In some of the second memory elements, the magnetic tunnel junction has an irreversible resistance state due to the dielectric breakdown of the tunnel barrier layer. An extension direction of the first source lines and an extension direction of the second source lines are perpendicular to each other. 본 발명의 기술적 사상에 따른 자기 메모리 장치는, 제1 비트 라인들과 제2 비트 라인들로 구성되는 비트 라인들, 제1 비트 라인들에 대응하는 제1 소스 라인들과 제2 비트 라인들에 대응하는 제2 소스 라인들로 구성되는 소스 라인들, 제1 영역에서 제1 비트 라인들과 제1 소스 라인들의 사이에 연결되고 제1 메모리 소자와 제1 선택 트랜지스터를 각각 포함하는 제1 메모리 셀들, 및 제2 영역에서 제2 비트 라인들과 제2 소스 라인들의 사이에 연결되고 제2 메모리 소자와 제2 선택 트랜지스터를 각각 포함하는 제2 메모리 셀들을 포함하고, 제1 메모리 소자와 제2 메모리 소자는 고정층, 터널 배리어층, 및 자유층을 포함하는 자기 터널 접합을 포함하고, 제2 메모리 소자들 중 일부에서 자기 터널 접합은 터널 배리어층이 절연 파괴되어 비가역적인 저항 상태를 가지고, 제1 소스 라인들의 연장 방향과 제2 소스 라인들의 연장 방향은 서로 수직한다.