VERTICAL MEMORY DEVICES

• Main Authors: YOO SUNG WON, SEO HYEOUNG WON, LIM JUN HEE, KIM IL GWEON, HONG JAE HO, LEE KYUNG HWAN, KIM HYUN CHEOL
• Format: Patent
• Language: English; Korean
• Published: 04.02.2022
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A vertical memory device includes: a channel formed on a substrate to be extended in a vertical direction vertical to the upper side of the substrate, and including a perovskite-based substance having an electron mobility of no less than 50cm2/V·s; a buffer formed on an outer wall of the channel; an electric charge storage structure formed on an outer wall of the buffer, and including a tunnel insulation pattern, an electric charge storage pattern and a blocking pattern sequentially stacked in a horizontal direction parallel with the upper side of the substrate; and gate electrodes spaced apart from each other on the substrate in the vertical direction, and individually surrounding the electric charge storage structure. The buffer can include a substance for reducing a lattice mismatch between the channel and the electric charge storage structure. Therefore, the present invention is capable of performing an erase operation using the channel. 수직형 메모리 장치는 기판 상에 형성되어 상기 기판 상면에 수직한 수직 방향으로 연장되며, 50cm2/V·s 이상의 전자 모빌리티(electron mobility)를 갖는 페로브스카이트(perovskite) 계열의 물질을 포함하는 채널, 상기 채널의 외측벽에 형성된 버퍼, 상기 버퍼의 외측벽에 형성되어, 상기 기판 상면에 평행한 수평 방향을 따라 순차적으로 적층된 터널 절연 패턴, 전하 저장 패턴 및 블로킹 패턴을 포함하는 전하 저장 구조물, 및 상기 기판 상에 상기 수직 방향으로 서로 이격되고, 각각이 상기 전하 저장 구조물을 둘러싸는 게이트 전극들을 포함할 수 있으며, 상기 버퍼는 상기 채널과 상기 전하 저장 구조물 사이의 격자 불일치(lattice mismatch)를 감소시키는 물질을 포함할 수 있다.