SEMICONDUCTOR DEVICE

• Main Authors: CHO BYUNG JIN, SHIN EUI JOONG, SHIN SUNG WON
• Format: Patent
• Language: English; Korean
• Published: 30.12.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention provides a semiconductor device having an increased degree of integration. The semiconductor device may include a lower structure; a stacked structure including interlayer insulating layers and gate electrodes alternately stacked on the lower structure in a vertical direction; a channel hole extending through the stacked structure in the vertical direction; a core region in the channel hole and extending in the vertical direction; a channel layer disposed on a side surface of the core region and facing the gate electrodes and the interlayer insulating layers; a first dielectric layer, a data storage layer and a second dielectric layer disposed between the channel layer and the gate electrodes in order, the first dielectric layer being adjacent to the gate electrodes and the second dielectric layer being in contact with the channel layer; and an anti-ferroelectric layer comprising portions interposed between the first dielectric layer and the gate electrodes. The anti-ferroelectric layer is formed of an anti-ferroelectric material having a tetragonal phase. 반도체 소자를 제공한다. 이 반도체 소자는 하부 구조물; 상기 하부 구조물 상에서, 수직 방향으로 교대로 적층되는 게이트 전극들 및 층간 절연 층들을 포함하는 적층 구조물; 상기 수직 방향으로 상기 적층 구조물을 관통하는 채널 홀; 상기 채널 홀 내에서, 상기 수직 방향으로 연장되는 코어 영역; 상기 코어 영역의 측면 상에 배치되고, 상기 게이트 전극들 및 상기 층간 절연 층들과 마주보는 채널 층; 상기 채널 층과 상기 게이트 전극들 사이에서, 차례로 배치되는 제1 유전체 층, 정보 저장 층 및 제2 유전체 층, 상기 제1 유전체 층은 상기 게이트 전극들과 인접하고, 상기 2 유전체 층은 상기 채널 층과 접촉하고; 및 상기 제1 유전체 층과 상기 게이트 전극들 사이에 개재된 부분들을 포함하는 반 강유전체 층(anti-ferroelectric layer)을 포함한다. 상기 반 강유전체 층은 테트라고날 상(tetragonal phase)을 갖는 반 강유전체 물질로 형성된다.