융기 라인의 치수 제어

• Main Author: NAYAZ NOEMAUN AHMED
• Format: Patent
• Language: Korean
• Published: 20.10.2021
• Subjects: ELECTRICITY

융기 라인의 치수 제어를 위한 방법, 시스템 및 디바이스가 설명된다. 예를 들어, 본 명세서에 설명된 기술은 융기 라인(예를 들어, 직교 융기 라인)을 제조하는 데 사용될 수 있다. 라인은 각 라인의 전체 면적이 일관되도록 제조될 수 있다. 일부 예에서, 본 기술은 각각의 메모리 셀이 일관된 전체 면적을 포함하도록 다수의 메모리 타일, 다수의 메모리 어레이, 및/또는 다수의 웨이퍼에 걸쳐 메모리 셀을 형성하도록 적용될 수 있다. 라인 및/또는 메모리 셀을 형성하기 위해, 제1 절단을 수행한 후에 원하는 특성과 연관된 물질이 증착될 수 있다. 물질과 연관된 특성으로 인해 제2 절단의 폭이 영향을 받아서 보다 균일한 라인 및/또는 메모리 셀을 생성할 수 있다. Methods, systems, and devices for dimension control for raised lines are described. For example, the techniques described herein may be used to fabricate raised lines (e.g., orthogonal raised lines). The lines may be fabricated such that an overall area of each line is consistent. In some examples, the techniques may be applied to form memory cells across multiple memory tiles, multiple memory arrays, and/or multiple wafers such that each memory cell comprises a consistent overall area. To form the lines and/or memory cells, a material associated with a desired properties may be deposited after performing a first cut. Due to the properties associated with the material, a width of the second cut may be affected, thus resulting in more uniform lines and/memory cells.