HARDWARE DOUBLE BUFFERING USING A SPECIAL PURPOSE COMPUTATIONAL UNIT

• Main Authors: KHAITAN HARSHIT, NARAYANASWAMI RAVI, WOO DONG HYUK, TEMAM OLIVIER
• Format: Patent
• Language: English; Korean
• Published: 05.10.2021
• Subjects: CALCULATING; COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

방법, 시스템 및 장치로서 다수의 메모리 및 제2 데이터 저장 위치로 전송되는 제1 데이터 저장 위치에 저장된 데이터 엘리먼트들의 시퀀스에 대한 버퍼 메모리 어드레스들을 결정하도록 구성된 하나 이상의 처리 유닛을 포함하는, 다수의 버퍼를 사용하여 데이터를 전송하는 장치를 포함한다. 시퀀스 내의 하나 이상의 데이터 엘리먼트의 각각의 그룹에 대해, 메모리들 중 상이한 하나에 각각 대응하는 다수의 값들 사이에서 스위칭될 수있는 버퍼 할당 엘리먼트의 값이 식별된다. 하나 이상의 데이터 엘리먼트의 그룹에 대한 버퍼 메모리 어드레스는 버퍼 할당 엘리먼트의 값에 기초하여 결정된다. 버퍼 할당 엘리먼트의 값은 데이터 엘리먼트들의 시퀀스의 하나 이상의 데이터 엘리먼트의 후속 그룹에 대한 버퍼 메모리 어드레스를 결정하기 전에 스위칭된다. Methods, systems, and apparatus, including an apparatus for transferring data using multiple buffers, including multiple memories and one or more processing units configured to determine buffer memory addresses for a sequence of data elements stored in a first data storage location that are being transferred to a second data storage location. For each group of one or more of the data elements in the sequence, a value of a buffer assignment element that can be switched between multiple values each corresponding to a different one of the memories is identified. A buffer memory address for the group of one or more data elements is determined based on the value of the buffer assignment element. The value of the buffer assignment element is switched prior to determining the buffer memory address for a subsequent group of one or more data elements of the sequence of data elements.