TSV BATH EVALUATION USING FIELD VERSUS FEATURE CONTRAST

• Main Authors: THORUM MATTHEW, BROGAN LEE, MAYER STEVEN T, FU HAIYING, PORTER DAVID W, RICHARDSON JOSEPH
• Format: Patent
• Language: English; Korean
• Published: 09.09.2021
• Subjects: APPARATUS THEREFOR; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; CHEMISTRY; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; ELECTROFORMING; ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIRCHEMICAL OR PHYSICAL PROPERTIES; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS; MEASURING; METALLURGY; PHYSICS; PRINTED CIRCUITS; PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTIONOF COATINGS; TESTING

Embodiments of the present invention relate to methods and an apparatus for determining whether a particular test bath can successfully fill a feature on a substrate. In various cases, the substrate is a semiconductor substrate, and the feature is a through silicon via (TSV). Overall, two experiments are used, the first experiment simulating the conditions present in a field region of the substrate during a filling process, and the second experiment simulating the conditions present in the feature on the substrate during the filling process. The output from the experiments is used in various techniques to predict whether a particular bath will create a suitably filled feature. 본 명세서의 실시예들은 특정 테스트 조가 기판 상의 피처를 성공적으로 충진할 수 있는지의 여부를 결정하기 위한 방법들 및 장치에 관한 것이다. 다양한 경우들에서, 기판은 반도체 기판이며, 피처는 TSV (관통 실리콘 비아) 이다. 전반적으로, 2 개의 실험들이 사용되는데, 제 1 실험은 충진 프로세스 동안에 기판의 필드 영역에 존재하는 상태들을 시뮬레이션하며, 제 2 실험은 충진 프로세스 동안에 기판 상의 피처 내에 존재하는 상태들을 시뮬레이션한다. 이러한 실험들로부터의 출력이 다양한 기법들에서 사용되어서 특정 조가 적합하게 충진된 피처를 생성할 것인지를 예측한다.