3 Three dimensional semiconductor memory device

• Main Authors: LEE BYOUNGIL, JEONG SEONG HUN, LEE JOONHEE
• Format: Patent
• Language: English; Korean
• Published: 07.09.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention relates to a semiconductor device, and more particularly, to a semiconductor device that includes a substrate including a lower horizontal layer and an upper horizontal layer, wherein the substrate has a cell array region and a connection region; an electrode structure including stacked electrodes on the substrate, wherein the electrode structure has a stepped structure on the connection area; a vertical channel structure passing through the electrode structure on the cell array region and connected to the substrate; and a first separation structure provided on the connection area and penetrating the stepped structure. The upper horizontal layer includes a support portion in contact with the lower horizontal layer on the connection region. At least a portion of the first separation structure overlaps a region excluding the support portion of the upper horizontal layer. 본 발명은 반도체 소자에 관한 것으로서, 더욱 상세하게는, 하부 수평층 및 상부 수평층을 포함하는 기판, 상기 기판은 셀 어레이 영역 및 연결 영역을 갖고; 상기 기판 상의 적층된 전극들을 포함하는 전극 구조체, 상기 전극 구조체는 상기 연결 영역 상에서 계단식 구조를 가지며; 상기 셀 어레이 영역 상의 상기 전극 구조체를 관통하여, 상기 기판에 연결되는 수직 채널 구조체; 및 상기 연결 영역 상에 제공되어 상기 계단식 구조를 관통하는 제1 분리 구조체를 포함한다. 상기 상부 수평층은, 상기 연결 영역 상에서 상기 하부 수평층과 접촉하는 지지부를 포함하고, 상기 제1 분리 구조체의 적어도 일부는, 상기 상부 수평층의 상기 지지부를 제외한 영역과 중첩된다.