ALIGNMENT STRUCTURE FOR SEMICONDUCTOR DEVICE AND METHOD OF FORMING SAME

• Main Authors: CHEN LI TING, KAO KUEI YU, LAI CHI SHENG, SUN WEI CHUNG, LIN CHIH HAN
• Format: Patent
• Language: English; Korean
• Published: 30.08.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

An alignment structure for a semiconductor device and a forming method thereof are provided. The method comprises forming an isolation region on a substrate and forming an alignment structure on the isolation region. Forming the alignment structure includes forming a sacrificial gate electrode layer on the substrate and the isolation region. The sacrificial gate electrode layer is patterned to form a plurality of first sacrificial gates on the isolation region. At least one of the plurality of first sacrificial gates is reshaped. At least one of the plurality of first sacrificial gates is disposed at an edge of the alignment structure in a plan view. A sidewall of at least one of the plurality of first sacrificial gates includes a notch at an interface between the isolation region and at least one of the plurality of first sacrificial gates. 반도체 디바이스용 정렬 구조체 및 그 형성 방법이 제공된다. 방법은 기판 위에 격리 영역을 형성하는 것 및 격리 영역 위에 정렬 구조체를 형성하는 것을 포함한다. 정렬 구조체를 형성하는 것은 기판 및 격리 영역 위에 희생 게이트 전극 층을 형성하는 것을 포함한다. 희생 게이트 전극 층은 격리 영역 위에 복수의 제1 희생 게이트를 형성하도록 패턴화된다. 복수의 제1 희생 게이트 중 적어도 하나는 재성형된다. 복수의 제1 희생 게이트 중 적어도 하나는 평면도에서 정렬 구조체의 에지에 배치된다. 복수의 제1 희생 게이트 중 적어도 하나의 측벽은, 복수의 제1 희생 게이트 중 적어도 하나와 격리 영역 사이의 계면에서 노치를 포함한다.