SEMICONDUCTOR DEVICES

• Main Author: KANG JONG IN
• Format: Patent
• Language: English; Korean
• Published: 26.08.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A semiconductor device in accordance with the present invention includes a substrate in which the first and second regions are separated. A first buried insulating film pattern is provided in a first trench of the substrate in the first region. The first buried insulating film pattern, a second buried insulating film pattern, and a third buried insulating film pattern are sequentially stacked within a second trench of the second region of the substrate. A first buffer insulating film having a flat top surface is provided on the substrate in the first and second regions. A second buffer insulating film is provided on the first buffer insulating film. A bit line structure is provided on the substrate in the first region and the second region. A portion of the bit line structure is formed on the second buffer insulating film, and another portion of the bit line structure is in contact with a substrate surface in the first region. The bit line structure formed on the second buffer insulating film may have a flat bottom surface. Since a thin film on the substrate is formed to be flat, structures and patterns formed on the thin film may be uniformly formed over the entire substrate. 반도체 소자는 따른 반도체 소자는, 제1 및 제2 영역이 구분되는 기판이 구비된다. 상기 제1 영역의 기판의 제1 트렌치 내에는 제1 매립 절연막 패턴이 구비된다. 상기 제2 영역의 기판의 제2 트렌치 내에, 순차적으로 적층되는 제1 매립 절연막 패턴, 제2 매립 절연막 패턴 및 제3 매립 절연막 패턴이 구비된다. 상기 제1 및 제2 영역의 기판 상에, 평탄한 상부면을 갖는 제1 버퍼 절연막이 구비된다. 상기 제1 버퍼 절연막 상에 제2 버퍼 절연막이 구비된다. 상기 제1 영역 및 제2 영역의 기판 상에 비트 라인 구조물이 구비된다. 상기 비트 라인 구조물의 일부분은 상기 제2 버퍼 절연막 상에 형성되고, 상기 비트 라인 구조물의 일부분은 상기 제1 영역의 기판 표면과 접한다. 상기 제2 버퍼 절연막 상에 형성되는 비트 라인 구조물은 평탄한 하부면을 가질 수 있다.