Memory Device performing parallel calculation process Operating Method thereof and Operation Method of Memory controller controlling memory device

• Main Authors: KWON YOUNG CHEON, LEE SUK HAN, SHIN HYUN SUNG, LEE HAE SUK, KWON SANG HYUK
• Format: Patent
• Language: English; Korean
• Published: 23.07.2021
• Subjects: CALCULATING; COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS; COMPUTING; COUNTING; INFORMATION STORAGE; PHYSICS; STATIC STORES

In accordance with an embodiment of the present invention, a memory device comprises: a memory bank including a plurality of banks and each including a memory cell array; a calculation logic including a plurality of PIM circuits disposed in correspondence to the plurality of banks, each of the plurality of PIM circuits performing calculation processing by using at least one selected from data provided from a host and information read from a corresponding bank among the banks; and a control logic for controlling a memory operation on the memory bank in response to a command/address received from the host, or controlling the calculation logic so that the same performs the calculation processing. Reading operations are performed in parallel on the plurality of banks for the calculation processing, respectively. Offsets having different values are configured for the plurality of banks, respectively. Therefore, information read from different positions in the respective memory cell arrays of the plurality of banks is provided to the PIM circuits. 본 개시의 기술적 사상의 일측면에 따른 메모리 장치는, 다수의 뱅크들을 포함하고, 각각의 뱅크는 메모리 셀 어레이를 포함하는 메모리 뱅크와, 상기 다수의 뱅크들에 대응하여 배치되는 다수의 PIM 회로들을 포함하고, 각각의 PIM 회로는 호스트로부터 제공된 데이터 및 대응하는 뱅크로부터 독출된 정보 중 적어도 하나를 이용하여 연산 처리를 수행하는 연산 로직 및 상기 호스트로부터 수신된 커맨드/어드레스에 응답하여 상기 메모리 뱅크에 대한 메모리 동작을 제어하거나 상기 연산 로직이 연산 처리를 수행하도록 제어 동작을 수행하는 제어 로직을 구비하고, 상기 연산 처리를 위해 상기 다수의 뱅크들에 대한 독출 동작이 병렬하게 수행되고, 상기 다수의 뱅크들에 대해 서로 다른 값을 갖는 오프셋이 설정됨에 따라 상기 다수의 뱅크들의 상기 메모리 셀 어레이의 서로 다른 위치에서 독출된 정보가 상기 PIM 회로들로 제공되는 것을 특징으로 한다.