직렬 접속된 선택 게이트 트랜지스터를 포함하는 강유전성 메모리 디바이스 및 그 형성 방법

• Main Authors: ALSMEIER JOHANN, ZHANG YANLI
• Format: Patent
• Language: Korean
• Published: 22.07.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; INFORMATION STORAGE; PHYSICS; SEMICONDUCTOR DEVICES; STATIC STORES

강유전성 메모리 유닛 셀은 강유전성 메모리 유닛 셀을 턴온하고 턴오프하는 선택 게이트 트랜지스터의 직렬 접속, 및 강유전성 메모리 트랜지스터를 포함한다. 데이터는 강유전성 메모리 트랜지스터의 강유전성 재료 층에 저장된다. 강유전성 메모리 유닛 셀은 평면 구조일 수 있으며, 여기서 트랜지스터들 둘 모두는 수평 전류 방향들을 갖는 평면 트랜지스터들이다. 이러한 경우에, 액세스 트랜지스터의 게이트 전극은 매립형 전도성 라인(buried conductive line)으로서 형성될 수 있다. 대안적으로, 강유전성 메모리 유닛 셀은 수직 반도체 채널들의 수직 스택을 포함할 수 있다. A ferroelectric memory unit cell includes a series connection of select gate transistor that turns the ferroelectric memory unit cell on and off, and a ferroelectric memory transistor. Data is stored in a ferroelectric material layer of the ferroelectric memory transistor. The ferroelectric memory unit cell may be a planar structure in which both transistors are planar transistors with horizontal current directions. In this case, the gate electrode of the access transistor can be formed as a buried conductive line. Alternatively, the ferroelectric memory unit cell may include a vertical stack of vertical semiconductor channels.