3 WORD LINE STRUCTURE OF THREE-DIMENSIONAL MEMORY DEVICE

• Main Authors: HE JIA, HUO ZONGLIANG, XU QIANG, HONG PEIZHEN, LIU FANDONG, XIA ZHILIANG, YANG YAOHUA, HUA WENYU
• Format: Patent
• Language: English; Korean
• Published: 07.07.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

3차웜 메모리 소자의 구조 및 방법이 개시된다. 일례에서, 상기 메모리 소자는 기판; 상기 기판 위에 제1 방향을 따라 연장되는 제1 복수의 도체층을 포함하는 제1 길이의 도체층의 제1 티어를 포함한다. 상기 제1 방향은 상기 기판의 상면에 실질적으로 평행한다. 일부 실시예에서, 상기 메모리 소자는 또한 상기 제1 티어의 둘 이상의 도체층을 전도 가능하게 연결하는 하나 이상의 연결부; 및 상기 제1 티어의 연결된 도체층에 의해 전도 가능하게 공유되고 제1 금속 상호연결부에 연결된 제1 금속 콘택트 비아를 포함한다. A memory device includes a substrate, a stack over the substrate, and a gate line slit extending along a first direction and dividing the stack into two portions. The stack includes a connection portion that connects the two portions of the stack. The connection portion includes at least two sub-connection portions along a second direction perpendicular to the first direction. The gate line slit includes at least two portions along the first direction. Each sub-connection portion is between adjacent two portions of the gate line slit.