수직 워드 라인들 및 개별 채널들을 포함하는 3차원 NOR 어레이 및 그의 제조 방법들

• Main Authors: ZHOU FEI, RAJASHEKHAR ADARSH, SHARANGPANI RAHUL, ZHANG YANLI, MAKALA RAGHUVEER S
• Format: Patent
• Language: Korean
• Published: 07.07.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

3차원 메모리 디바이스는 기판 위에 위치한 소스 층들 및 드레인 층들의 교번하는 스택, 교번하는 스택을 통해 수직으로 연장되는 메모리 개구들, 메모리 개구들의 각각 하나에 위치하고 교번하는 스택의 소스 층들 및 드레인 층들 각각을 통해 수직으로 연장되는 수직 워드 라인들, 메모리 개구들의 각각의 메모리 개구 내에 위치하고 소스 층들의 소스 층 및 드레인 층들의 드레인 층의 각자의 수직으로 이웃하는 쌍의 수평 표면들과 접촉하는 개별 반도체 채널들의 수직 스택들, 및 메모리 개구들의 각각 하나에 위치하고 수직 워드 라인들의 각자 하나를 측방향으로 둘러싸는 개별 메모리 재료 부분들의 수직 스택들을 포함한다. 각각의 메모리 재료 부분은 각자의 게이트 유전체 층에 의해 반도체 채널들의 각자 하나로부터 측방향으로 이격된다. A three-dimensional memory device includes an alternating stack of source layers and drain layers located over a substrate, memory openings vertically extending through the alternating stack, vertical word lines located in each one of the memory openings and vertically extending through each of the source layers and the drain layers of the alternating stack, vertical stacks of discrete semiconductor channels located in each one of the memory openings and contacting horizontal surfaces of a respective vertically neighboring pair of a source layer of the source layers and a drain layer of the drain layers, and vertical stacks of discrete memory material portions located in each one of the memory openings and laterally surrounding a respective one of the vertical word lines. Each memory material portion is laterally spaced from a respective one of the semiconductor channels by a respective gate dielectric layer.