SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME

• Main Authors: CHAE SEUNG HUN, LEE JAE EAN, JO HYE YEONG, SEO IL JONG, MOON SO YEON, SEO YOUNG KWAN
• Format: Patent
• Language: English; Korean
• Published: 21.06.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

According to an embodiment of the present invention, provided is a semiconductor package, which comprises: a redistribution substrate having first and second surfaces located opposite each other, and including an insulating member and a plurality of redistribution layers disposed at a plurality of different levels in the insulating member and electrically connected thereto; a plurality of under-bump metallurgy (UBM) pads disposed on the insulating member, connected to the redistribution layer adjacent to the first surface among the redistribution layers, and having a lower surface exposed to the first surface of the redistribution substrate; a dummy pattern disposed between the UBM pads in the insulating member, and having a lower surface positioned at a higher level than the UBM pads; and at least one semiconductor chip disposed on the second surface of the redistribution substrate, and having a plurality of contact pads electrically connected to the redistribution layer adjacent to the second surface among the redistribution layers. Accordingly, the semiconductor package with high reliability is provided. 예시적인 실시예에 따르면, 서로 반대에 위치한 제1 및 제2 면을 가지며, 절연 부재와 상기 절연 부재에서 서로 다른 복수의 레벨들에 각각 배치되어 전기적으로 연결된 복수의 재배선층을 포함하는 재배선 기판; 상기 절연 부재에 배치되며 상기 복수의 재배선층 중 상기 제1 면에 인접한 재배선층에 연결되고, 상기 재배선 기판의 제1 면에 노출되는 하면을 갖는 복수의 UBM(Under Bump Metallurgy) 패드; 상기 절연 부재 내에서 상기 복수의 UBM 패드 사이에 배치되며, 상기 복수의 UBM 패드보다 높은 레벨에 위치하는 하면을 갖는 더미 패턴; 및 상기 재배선 기판의 제2 면 상에 배치되며, 상기 복수의 재배선층 중 상기 제2 면에 인접한 재배선층에 전기적으로 연결된 복수의 콘택 패드를 갖는 적어도 하나의 반도체 칩;을 포함하는 반도체 패키지를 제공한다.