SELECTIVE GATE SPACERS FOR SEMICONDUCTOR DEVICES

• Main Authors: LIAO SZUYA S, HOURANI RAMI, CLENDENNING SCOTT B, KLOSTER GRANT M, MITAN MARTIN M, GSTREIN FLORIAN, ROMERO PATRICIO E
• Format: Patent
• Language: English; Korean
• Published: 02.06.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

반도체 디바이스들에 대한 선택적 게이트 스페이서들의 형성에 관련된 기법들 및 이러한 기법들을 사용하여 형성되는 트랜지스터 구조체들 및 디바이스들이 논의된다. 이러한 기법들은 반도체 핀 상에 차단 재료를 형성하는 것, 차단 재료의 일부분 상에 차단 재료와는 상이한 표면 화학물질을 가지는 게이트를 배치하는 것, 차단 재료의 일부분 상이 아닌 게이트 상에 선택적 등각층을 형성하는 것, 및 차단 재료의 노출된 부분들을 제거하는 것을 포함한다. Techniques related to forming selective gate spacers for semiconductor devices and transistor structures and devices formed using such techniques are discussed. Such techniques include forming a blocking material on a semiconductor fin, disposing a gate having a different surface chemistry than the blocking material on a portion of the blocking material, forming a selective conformal layer on the gate but not on a portion of the blocking material, and removing exposed portions of the blocking material.