PERFORMING MATRIX MULTIPLICATION IN HARDWARE

• Main Authors: PHELPS ANDREW EVERETT, JOUPPI NORMAN PAUL
• Format: Patent
• Language: English; Korean
• Published: 31.05.2021
• Subjects: CALCULATING; COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

하드웨어 회로를 사용하여 매트릭스 곱셈을 수행하기 위한 방법들, 시스템들 및 디바이스들이 서술된다. 예시적인 방법은 제1 부동 소수점 포맷의 입력 활성화 값 및 가중치 입력 값을 획득함으로써 시작된다. 입력 활성화 값과 가중치 입력 값을 곱하여 제1 부동 소수점 포맷보다 높은 정밀도를 갖는 제2 부동 소수점 포맷으로 곱의 값을 생성한다. 부분 합 값은 제1 부동 소수점 포맷보다 높은 정밀도를 갖는 제3 부동 소수점 포맷으로 획득된다. 부분 합 값과 곱의 값이 결합되어 제3 부동 소수점 포맷의 업데이트된 부분 합 값이 생성된다. Methods, systems, and apparatus for performing a matrix multiplication using a hardware circuit are described. An example method begins by obtaining an input activation value and a weight input value in a first floating point format. The input activation value and the weight input value are multiplied to generate a product value in a second floating point format that has higher precision than the first floating point format. A partial sum value is obtained in a third floating point format that has a higher precision than the first floating point format. The partial sum value and the product value are combined to generate an updated partial sum value that has the third floating point format.