ELECTRONIC SYSTEM FAULT DETECTING METHOD THEREOF SYSTEM ON CHIP AND BUS SYSTEM

• Main Authors: BHATTACHARYA ROHITASWA, LEE CHEON SU
• Format: Patent
• Language: English; Korean
• Published: 24.05.2021
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

According to the present disclosure, provided is an electronic system, which comprises: a main IP including a first data path and a first control signal path; a checker IP including a second control signal path; and an error detection circuit detecting an error of data by ECC decoding output data output through the first data path, and configured to detect an error of a control signal based on a first signal output through the first control signal path and a second signal output through the second control signal path. The present invention is to perform fault detection with high reliability and to reduce the area and/or costs of the chip or system implementation. 본 개시에 따르면, 전자 시스템은, 제1 데이터 경로 및 제1 제어 신호 경로를 포함하는 메인 IP, 제2 제어 신호 경로를 포함하는 체커 IP 및 제1 데이터 경로를 통해 출력되는 출력 데이터를 ECC 디코딩 함으로써 데이터의 에러를 검출하고, 제1 제어 신호 경로를 통해 출력되는 제1 신호 및 제2 제어 신호 경로를 통해 출력되는 제2 신호를 기초로 제어 신호의 에러를 검출하도록 구성되는 에러 검출 회로를 포함할 수 있다.