VERTICAL MEMORY DEVICES

• Main Authors: KANG SHIN HWAN, KANAMORI KOHJI
• Format: Patent
• Language: English; Korean
• Published: 30.04.2021
• Subjects: ELECTRICITY

Provided is a vertical memory device with improved electrical properties. The vertical memory device comprises: gate electrodes spaced apart from each other and stacked in a step shape on a substrate in a first direction perpendicular to an upper surface of the substrate; a channel extending in the first direction through the gate electrodes; a first contact plug passing through a pad of a first gate electrode, which is one of the gate electrodes, to be in contact with an upper surface of the same, and passing through at least a part of a second gate electrode formed in a layer immediately below the first gate electrode; a first spacer formed between the first contact plug and sidewalls of the first and second gate electrodes facing the first contact plug to insulate the first contact plug and the second gate electrode; and a first buried pattern in contact with bottom surfaces of the first contact plug and the first spacer and including an insulating material. 수직형 메모리 장치는 기판의 상면에 수직한 제1 방향을 따라 상기 기판 상에 서로 이격되어 계단 형상으로 적층된 게이트 전극들, 상기 게이트 전극들을 관통하여 상기 제1 방향으로 연장된 채널, 상기 게이트 전극들 중 하나인 제1 게이트 전극의 패드를 관통하고 그 상면에 접촉하며 상기 제1 게이트 전극 바로 아래 층에 형성된 제2 게이트 전극의 적어도 일부를 관통하는 제1 콘택 플러그, 상기 제1 콘택 플러그와 이에 대향하는 상기 제1 및 제2 게이트 전극들의 측벽 사이에 형성되어 상기 제1 콘택 플러그와 상기 제2 게이트 전극을 절연시키는 제1 스페이서, 및 상기 제1 콘택 플러그 및 상기 제1 스페이서의 저면에 접촉하며 절연 물질을 포함하는 제1 매립 패턴을 구비할 수 있다.