메모리 서브 시스템 전력 사이클링을 위한 전력 관리 구성 요소

메모리 서브 시스템은 메모리 서브 시스템에 대한 각각의 동작 전압을 출력하도록 구성된 복수의 조정기를 포함하는 전력 관리 구성 요소를 포함한다. 전력 관리 구성 요소는 전력 관리 집적 회로(Power Management Integrated Circuit, PMIC)를 포함하고 복수의 조정기의 전압 레벨을 모니터링하고, 그리고 복수의 조정기 세트의 모니터링된 전압 레벨이 각각의 임계 전압 레벨에 도달한 것으로 결정될 때까지 메모리 서브 시스템의 이벤트가 발생하는 것을 차단하도록 구성된다. A memory sub-system compr...

Full description

Saved in:
Bibliographic Details
Main Author ROWLEY MATTHEW D
Format Patent
LanguageKorean
Published 02.04.2021
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online AccessGet full text

Cover

More Information
Summary:메모리 서브 시스템은 메모리 서브 시스템에 대한 각각의 동작 전압을 출력하도록 구성된 복수의 조정기를 포함하는 전력 관리 구성 요소를 포함한다. 전력 관리 구성 요소는 전력 관리 집적 회로(Power Management Integrated Circuit, PMIC)를 포함하고 복수의 조정기의 전압 레벨을 모니터링하고, 그리고 복수의 조정기 세트의 모니터링된 전압 레벨이 각각의 임계 전압 레벨에 도달한 것으로 결정될 때까지 메모리 서브 시스템의 이벤트가 발생하는 것을 차단하도록 구성된다. A memory sub-system comprises a power management component comprising a plurality of regulators configured to output respective operating voltages for the memory sub-system. The power management component comprises a power management integrated circuit (PMIC) and is configured to monitor voltage levels of the plurality of regulators and prevent an event of the memory sub-system from occurring until the monitored voltage levels of a set of the plurality of regulators are determined to have reached respective threshold voltage levels.
Bibliography:Application Number: KR20217008406