PIXEL AND DISPLAY DEVICE INCLUDING THE SAME

Embodiments of the present invention provide a pixel capable of effectively reducing or preventing leakage current and a display device including the same. According to one exemplary embodiment, the display device includes the pixel disposed in a display area. The pixel includes: a light emitting el...

Full description

Saved in:
Bibliographic Details
Main Authors KIM DOO NA, CHU JAE HWAN, KIM SANG SUB, KWAK HYE NA, NGUYEN THANH TIEN, LEE YONG SU, KIM KEUN WOO
Format Patent
LanguageEnglish
Korean
Published 04.03.2021
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:Embodiments of the present invention provide a pixel capable of effectively reducing or preventing leakage current and a display device including the same. According to one exemplary embodiment, the display device includes the pixel disposed in a display area. The pixel includes: a light emitting element connected between a first power source and a second power source; a first transistor connected between the first power source and the light emitting element, and controlling a driving current flowing through the light emitting element in response to a voltage of a first node; a switching transistor connected to the first node, and including an active layer including a first conductive region and a second conductive region spaced apart from each other, a first channel region and a second channel region disposed between the first and second conductive regions, and a common conductive region disposed between the first and second channel regions; and a conductive pattern partially overlapping the active layer around a common conductive region. 본 발명의 실시예들은, 누설 전류를 효과적으로 저감 또는 방지할 수 있도록 한 화소 및 이를 구비한 표시 장치를 제공한다. 본 발명의 일 실시예에 의한 표시 장치는, 표시 영역에 배치된 화소를 구비한다. 상기 화소는, 제1 전원과 제2 전원의 사이에 연결된 발광 소자; 상기 제1 전원과 상기 발광 소자의 사이에 연결되며, 제1 노드의 전압에 대응하여 상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터; 상기 제1 노드에 연결되며, 서로 이격된 제1 전도성 영역 및 제2 전도성 영역과, 상기 제1 및 제2 전도성 영역들의 사이에 개재된 제1 채널 영역 및 제2 채널 영역과, 상기 제1 및 제2 채널 영역들의 사이에 개재된 공통 전도성 영역을 포함한 활성층을 포함하는 스위칭 트랜지스터; 및 상기 공통 전도성 영역을 중심으로 상기 활성층과 부분적으로 중첩되는 도전 패턴을 포함한다.
Bibliography:Application Number: KR20190101682